頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 為FPGA供電簡便易行 -寫給采用FPGA的數字工程師 作者:SureenaGupta德州儀器我不得不承認，隨著時間的推移為FPGA供電變得越來越復雜，本文提供一些建議，希望可以幫助簡化FPGA的電源解決方案，使用戶能夠創建出快速便捷的解決方案。在為FPGAEETOPTI社區 發表于：9/16/2013 基于FPGA的無線傳感網絡信道波形整形濾波器 針對模擬濾波器設計靈活性差且不能很好地支持數據通信的并行和速度等問題，利用Altera公司CycloneII系列中的EP2C35F672C6N芯片完成了基于FPGA的WSN信道波形整形濾波器的設計。通過功能創建、計算查表法系數、建立內存數據表、Verilog-HDL編程、Quartus-II平臺下進行FPGA綜合、ModelSim時序仿真、DE2開發板下載調試等過程，實現了波形整形硬件平臺通過USB接口與主機的通信。測試結果表明，該波形整形濾波器具有低成本、頻率可擴展、即插即用等優點，使用方便。 發表于：9/13/2013 LTE系統中基于FPGA速率匹配算法的仿真及實現 速率匹配是LTE系統中重要的組成部分。在詳細分析3GPP協議中Turbo編碼速率匹配算法的基礎上，給出了一種基于FPGA的速率匹配實現方案。該方案通過乒乓操作以減少速率匹配的處理延時；并以Virtex-6芯片為平臺，完成了仿真、綜合、板級驗證等工作。結果表明，基于該方案的速率匹配算法能夠明顯地縮小處理延遲。 發表于：9/13/2013 基于SoPC的星載微波輻射計的數據采集系統 應用MC8051軟核處理器，在FPGA上設計實現了基于軟核的輻射計的科學數據采集，并通過1553B總線將數據傳送到地面接收的采集系統。該方案在Xilinx公司FPGA芯片XC2V3000上得到了驗證，滿足航天星載微波輻射計多通道高分辨率的要求。 發表于：9/12/2013 基于FPGA的指針反饋式低功耗Viterbi譯碼器設計 為了滿足復雜的無線通信系統功耗以及性能要求，提出并設計了一種指針反饋式Viterbi譯碼器。該譯碼器使相鄰時刻的各狀態轉移滿足單向一對一指向關系，并根據傳統譯碼器初始譯碼狀態從狀態0延伸的特點，通過每一時刻不斷更新的狀態指針指向當前時刻譯碼路徑狀態，同時輸出譯碼結果。算法仿真以及FPGA和CMOS綜合結果表明，該譯碼器功耗降低60%，譯碼延時小，并且在信噪比較高的情況下有很好的譯碼性能，特別適用于約束長度大、譯碼狀態數多的情況。 發表于：9/12/2013 Imagination 和臺積電攜手，共同提升業界領先的 GPU 性能 領先的多媒體、處理器、通信和云技術提供商Imagination Technologies(IMG.L) 今天宣布，該公司正與臺積電合作，共同推動其業界領先的PowerVR GPU 達到下一代性能的新境界。雙方初期的合作已為PowerVR Series6 GPU 內核提升了25% 的整體性能，其中部分關鍵模塊與現有設計流程相比更達到30% 的性能提升。 發表于：9/12/2013 Xilinx在IDF13上展示業界首款FPGA 80Gbps網絡接口卡和最新Intel QPI接口實現方案 All Programmable FPGA、SoC和3D IC的全球領先供應商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）在2013英特爾開發者論壇(IDF 2013)上展示了業界首款基于FPGA的80Gbps集成流量管理器(TM)的網絡接口（ NIC）解決方案，以及一個通過Intel QuickPath Interconnect (QPI)通訊協議將FPGA連接到全新Intel® Xeon® E5-2600 v2處理器的實現方案。 發表于：9/12/2013 Xilinx與生態伙伴啟動All Programmable抽象化計劃 助力更多設計人員并將生產力提升高達15倍 All Programmable FPGA、SoC和3D IC的全球領先供應商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布啟動All Programmable抽象化計劃，幫助硬件設計人員提高生產力并力助系統及軟件開發人員直接利用All Programmable FPGA、SoC和3D IC。 發表于：9/11/2013 基于FPGA和DVI視頻接收器設計 給出了一個符合DVI1.0規范的基于FPGA的視頻接收器的實現方法,該方法利用FPGA內置的PLL和IODELAY模塊實現時鐘恢復和相位調整,可節約數字時鐘管理模塊(DCM)； 利用FPGA內置的ISERDES和DDR實現串/并轉換，并用邏輯來實現字對齊，利用FIFO來實現通道對齊;最后經過解碼，輸出視頻信號。與采用專用視頻接口接收芯片相比，其充分利用FPGA自身的資源，提高了系統集成度，減少了資源消耗。 發表于：9/6/2013 Altera的FPGA與Micron混合內存立方實現互操作，共同引領業界 Altera公司(NASDAQ: ALTR)和Micron技術有限公司(NASDAQ: MU) (“Micron”)今天宣布，雙方聯合成功展示了Altera Stratix® V FPGA和Micron混合內存立方 (Hybrid Memory Cube, 簡稱HMC)的互操作性。采用這一成功的技術，系統設計人員能夠在下一代通信和高性能計算設計中充分發揮FPGA和SoC的HMC優勢。這一展示表明了Altera的10代系列產品對HMC產品的支持進行了早期驗證，能夠及時將產品推向市場，包括Stratix 10以及Arria 10 FPGA和SoC。 發表于：9/5/2013 ?…225226227228229230231232233234…?
