2 整機框圖
   
數字電子鐘主要由秒信號發生器、“時、分、秒”計數器、譯碼顯示器、校時電路等組成。秒信號發生器主要由石英晶體振蕩器或555振蕩器分頻后得到；秒、分都是60進制，故由60進制計數器構成；時為24進制，即由24進制計數器構成；顯示部分由譯碼和數碼顯示構成；校時電路由門電路和開關等構成。整機框圖如圖1所示。

3 各部分電路設計
3．1 秒、分、時計數器
   
秒、分計數采用60進制計數器，時采用24進制計數器。它們都是8個BCD碼輸出，1個進位輸出，1個時鐘脈沖輸入。在設計層次電路時，皆可設計為1個輸入端，9個輸出端。在Multisim仿真軟件中，執行Place／New Hierachical Block命令，在fiIe name of Hierachical Block中填入你要設計的電路名稱，如“60進制計數器”等，再根據需要在輸入、輸出端口數中填寫所需數字，點“OK”后，即得如圖2所示電路層次模塊。雙擊它，得到圖3所示窗口，點Edit HB／SC對其內電路進行設計。若要進行修改，同樣采用以上步驟。

    由此，采用4518十進制計數器，設計了60進制和24進制的計數器，計數器的內部電路分別如圖4、圖5所示。

3．2 校準電路
    同樣的方法，設計校準電路的層次電路時，設計為6個輸入口、3個輸出口，其內部電路如圖6所示。為便于使用，將校準開關外接。
   
校時電路工作過程如圖7所示，正常工作情況下，J3斷開，J1，J2閉合，秒脈沖進入計數器。當需要對秒進行校正時，閉合和斷開J3，直到需要的數字為止；需要對分校正時，J3處于閉合的情況下，斷開J2，秒脈沖進入到分計時，則分計數器快速計數，直到顯示的時間為需要的數字為止，再閉合J2；同理，可以對時進行校正。

4 整機電路安裝調試
    在Multisim中，執行Place／Hierachical Block命令，找到已存儲的層次塊，點打開即可出現在電路模扳中，再在元件庫中找出信號發生器和數碼顯示器。本例中采用現成的信號發生器，可以將信號頻率設置為較高頻率，以便快速調節。數碼顯示器直接采用16位數碼顯示管，因本例中不會出現大于9的數碼，即使初始可能出現，可以通過校時電路快速調節為所需數字。
   
為使各電路接線后能順利工作，對各層次塊可以先分別測試其功能。將信號發生器分別接入60進制和24進制計數器層次塊，其輸出接數碼管或示波器看其是否能完成其功能。對其校準電路，只有當整機電路接好后，按校準電路所說工作方式，看是否能起到時、分、秒的校準。本例中各模塊皆能完成其功能，接好整機電路后，能完成所需功能，故本例數字電子鐘滿足設計任務。

5 結語
   
采用層次電路設計方法，對數字電子鐘進行了設計，較好地完成了該電路的設計任務。整機電路連線美觀，各部分電路功能明確，便于理解整體電路的構成、工作原理等。在數字電路及其他更多的課程中都涉及到較復雜的電路設計，若是采用層次電路設計方法，既便于對電路的理解，也便于團隊協作，共同完成設計任務，故而層次電路設計方法將會廣泛地應用在大型復雜電，路系統的設計中。