ADC作為數據采集系統中的轉換器，它的應用包括了音頻、工業流程控制、電源管理、便攜式／電池供電儀表、PDA、測試儀器分析及測試儀表、醫學儀表等領域。正因為它的用途如此廣泛，所以作系統設計人員首先迂到是如何選擇ADC，而選擇ADC又必須了解它的分類與特征，在這基礎上更要了解ADC前端設計技術，這樣才能實現工控或檢測系統的高可靠與高精度。本文將此作介紹分析。
1、基于架構的ADC分類
ADC按某架構分類有四大類，即Delta-Sigma( △∑ )ADC、逐次逼近型(SAR)ADC、大帶寬△∑ADC及智能型ADC。在此僅對三類作分析。
1.1Delta-Sigma( △∑ )ADC
基本架構
△∑ADC由一個△∑調制器以及后序的數字抽樣濾波器組成。 調制器由一個帶DAC的反饋回路紐成，回路中包括了一個比較器及一個積分器。回路通過時鐘同步。基本組成架構見圖1所示。
圖1
*特征
△∑轉換器擁有非常高的分辨率，可理想的用于轉換極寬頻率范圍(從直流到好幾個MHz)的信號。在△∑ADC中，輸入信號先通過一個調制器實現過采樣，而后由數字濾波器所產生的、采樣率較低的高分辨率數據流完成濾波及抽取。
△∑的架構模式允許犧牲分辨率來換取速度，或同時折衷換取速度及功耗。正是數據率、分辨率、功耗三者之間密切且不間斷的聯系，使得△∑轉換器格外的靈活。在很多△∑轉換器中，分辨率是可編程設定的，從而使單個器件能滿足多個不同度量的需求。
△∑轉換器對輸入過采樣，因而能在數字域完成大多數的反鋸齒濾波。現代的超大型集成電路設計技術已經使得復雜數字濾波器的成本遠低于同等的模擬濾波器。原來不同尋常的某些功能，諸如對50Hz及60Hz的帶阻濾波，現在已經內置到很多的△∑ADC之中。
△∑轉換器的運作有別于逐次逼近型(SAR)轉換器。SAR轉換器獲得輸入電壓的一個“映像”，通過對“映像”的分析決定響應的數字代碼。而△∑測量的是一段確定時間的輸入信號，其輸出響應的數字代碼是根據信號的時間平均得來的。對于△∑的工作方式有清晰的認識是很重要的，特別是對于設計中包含多路復用技術及同步的情況。
對多個△∑轉換器的同步并不困難，因此很容易實現多個轉換器的同時刻采樣，而比較困難的則是實現△∑轉換器與外部事件的同步。△∑轉換器還對系統時鐘抖動(CIock iftter)有極高的抵抗能力。其過采樣功能有效的平均了抖動，降低了其噪聲影響。
*應用
△∑的典型高精度應用包括了音頻、工業流程控制、分析及測試儀表、醫學儀表。
近期ADC架構領域的革新帶來了新一代的ADC架構，此架構同時采用了流水線及過采樣率準則。因此，超高速轉換器將數據率推向了MSP5(百萬抽樣率每秒)的級別，同時保持了16位甚至更高的精度。這樣的速度支持了眾多最新的大帶寬信號處理應用，例如通信及醫學成像。
1.2大帶寬△∑ADC特征
大帶寬△∑ADC具有非常高的分辨率，可轉換覆蓋極寬頻率范圍的信號--從直流至若干MHz。采用此類ADC的系統將得益于其高速、高精度性能以及大帶寬(直流至5MHz)。此類ADC采用了多級的調制器架構，從而提供了優異的內在穩定性，并通過降低過采樣率(OSR)提高了信號量化噪聲比(SQNR)。此外，該高速的△∑轉換器具有非常強的系統時鐘抖動耐受性。過采樣的操作弱化了抖動，降低了噪聲的影響。速度及精度的結合可支持大帶寬信號處理的應用。以用于生物醫學、臺架(bench)測試和測量以及通信應用中先進的科學儀表。
1.3逐次逼近型(SAR)ADC
*基本架構
在SARADC內部。數位是由單個高速、高準確度比較器一位一位確定的，從MSB／最高有效㈣到LSB／最低有效62)。比較的坌過程是通過模擬輸入信號與DAC的輸出比較．而后根據比較結果。在DAC輸出端先前確定的數位的基礎上不斷的調整，使DAC輸出信號逐步逼近模擬信號．并最終完成轉換。基本組成架構見圖2所示。
圖2
*特征
逐次逼近存儲(SAR)轉換器是針對中等采樣速率的中高分辨率應用常用的架構。SARADC分辨率范圍從8位至18位不等，典型速度值低于10MSPS，擁有較低的功率損耗及小外形。SAR轉換器依照與平衡校準類似的原理運作。在校準時，未知重量被置于天平的一端，同時將已知重量添加置另一端，通過減少或添加(kept)直至兩端達到完美的平衡。未知重量可通過添加的已知總量的總數測量得出。在SAR轉換器中，輸入信號是未知量，通過采樣并保持。該電壓隨后將于連續的已知電壓比較，其結果由轉換器輸出。但與重量測量不同．轉換可通過電荷再分配技術在非常短的時間內完成。
由于SAR AD C需要對輸入信號采樣，并將采樣值保持到轉換完成，其架構并不產生對自然輸入信號的損耗，因此也并不要求輸入信號是連續的。這也使得SAR架構可理想的用于轉換器前置多路復用器的應用，或用于轉換器只需要每幾秒鐘測量一次的應用以及對測量的耐久性有需求的應用。在轉換時間保持不變得多種情況下，SAR架構的轉換器較之流水線型或厶∑轉換器擁有更短的采樣至轉換延時。
*應用
SAR轉換器是各類實時應用的理想選擇，例如工業控制、電機控制、電源管理、便攜式／電池供電儀表、PDA(個人數字助理，也稱掌上電腦)、測試儀器及數據／信號采集。
2、關于寬帶ADC前端設計技術--驅動ADC的放大器配置技術
高性能模數轉換器(ADC)“前端”的輸入配置設計對達到要求的系統性能至關重要。優化總體設計取決于很多因素，包括應用性質、系統組成和ADC的結構。以下僅就使用放大器影響ADC前端設計的一些重要的考慮作分析。
2.1首先要說明驅動模數轉換器的放大器配置技術的基本理念
數據采集系統通常需要在ADC前端前置放大器以緩沖輸入信號。由于采樣及轉換期間的容性充電及切換，使得絕大多數的現代ADC都具有復雜的輸入特征。該操作在ADC的輸入端所產生的瞬態電流將擾亂并扭曲精密的模擬輸入信號。而輸入放大器配置或伺服則可以在存在此類電流瞬變時提供一個穩定、精確的信號。同時還可提供增益(或衰減)、電平切換、濾波以及其他信號調節能力。選擇輸入運算放大器需要進行多方面考慮。通過直流精確性選取可大大縮小放大器選擇的范圍。所選的放大器必須具有足夠低的偏置電壓、偏置點電壓漂移、輸入偏置電流、噪聲等等，以滿足精確度的需求。但動態性能的特性的考慮，往往是選擇過程中最棘手的問題。因為放大器必須具有滿足要求的動態信號特性，。如多路數據采集系統要求運算放大器具有卓越的動態性能。
*放大器配置技術的幾個指標因素
時域問題--某些應用要求放大器在輸入電壓變化的全刻度范圍內都有精確的響應。例如，多輸入系統的可能出現兩個相鄰輸入端的輸入電壓信號值都等于滿刻度值的情況。放大器及ADC必須在單個采樣周期內對此類突然的全刻度變化做出響應。
穩定時間--通常用來描述放大器對大改變量的輸入信號響應的能力(見圖3所示)輸出電壓與時間的特性曲線。
圖3
穩定時間包括了取決于轉換速率的大信號周期以及取決于放大器帶寬的小信號穩定周期。轉換時間因步長不同而各異。盡管只對特定的步長作了一般性的規定，但對于其它步長的穩定時間還是可從單步的轉換期段推斷得出。
穩定波形的小信號期段(small-signal portion)受到輸入放大器增益的影響。如果放大器被置為較高的增益，系統帶寬會下降，從而比例性的增加了穩定波形的小信號期段。
頻域性能--許多ADC都被用于數字化動態波形，例如音頻。在此類系統中，快速的全刻度信號階變很少出現，甚至不可能碰到。因此，此類系統的優劣一般以數字化信號的譜純凈度作為衡量準則。支持此類應用的放大器，應帶有所需的防失真性能。許多放大器都采用了THD+N(總諧波失真+噪聲)進行詳細標明。當然也存在其它方面的衡量。所有這些衡量都采用純凈正弦波(或合成正弦波)，并測定輸入端不含有，而在輸出端出現的光譜內容。
*放大器配置技術中的RC網絡應用
輸入放大器通常通過RC網絡連接到ADC，見圖4所示虛線框圖。
圖4
雖然常被稱為濾波器，但此類網絡實際上是因ADC輸入電路而產生的電流脈沖出現時的一個伺服”調速輪”(flywheel)。RC網絡電路的取值同時取決于放大器及ADC的特性，并經常需要針 對特殊應用進行優化。最適宜的電容一般為ADC輸入電容值的10=+50倍。電阻值的選擇則應當滿足速度或應用需求的帶寬的要求。
3、驅動ADC的放大器配置技術-實用舉例
3.1為什么選擇放大器，而不選擇變壓器？
放大器的性能限制比變壓器少。如果必須保持直流(DC)電平，就必須使用放大器，因為變壓器是固有的交流(AC)器件。另外，如果需要，變壓器可以提供電流隔離。放大器提供增益比較容易，因為放大器的輸出阻抗實質上與增益無關。另一方面，變壓器的輸出阻抗與電壓增益呈平方關系增加--電壓增益取決于匝數比。放大器在通帶范圍內提供平坦的響應，而沒有由于變壓器寄生交互作用引起的紋波。
放大器通常產生的噪聲有多大？如何減少這些噪聲？
舉例考慮—個典型的放大器，例如ADA49371，如果設置增益G=1，那么輸出的噪聲譜密度在高頻部分是
，與此頻帶可比的采樣速率為80MSPS的AD9446-802ADC的輸入噪聲譜密度是
。這里的問題是，放大器的噪聲帶寬等于ADC的全帶寬(中心頻率位于500MHz)，而ADC的噪聲又必須限制在第一奈奎斯特范區(40MHz)。在沒有濾波器的情況下，放大器的噪聲有效值是155μVrms，ADC的噪聲有效值是90μV。從理論上講，總系統的信噪比(SNR)降低了6dB。為了從實驗上證實這—點，用ADA4937驅 動的AD9446-80測量的SNR結果是76dBFS，本底噪聲是-118dB。如果改用變壓器來驅動AD9446-80，測量SNR結果足82dBFS。因此用放大器驅動ADC可將SNR降低6dB。
為了提高ADC的信噪比，在放大器和ADC之間加了一個濾波器。如果使用的是一個100 MHz的雙極點濾波器，放大器的總噪聲有效值變為71 μV， 使ADC的信噪比僅降低3dB。使用雙極點濾波器改善了SNR達到79 dBFS，本底噪聲為-121dB。構建雙極點濾波器的方法是放大器的每個輸出引腳都串聯一個24Ω的電阻器和一個30 nH的電感器并且差分連接一個47pF的電容器，見圖5所示的使用外接雙極點噪聲濾波器的ADA4937放大器驅動AD9446-80ADC原理圖。
圖5
3.2驅動（△∑ )ADC的放大器配置技術
*輸入緩沖器技術
許多△∑轉換器包含了輸入緩沖器及可編程增益放大器(PGA)。輸入緩沖器增加了輸入阻抗，允許直接連接高源阻抗的信號。可編程增益放大器增加了測量小信號時轉換器的精確度。橋接式傳感器就是在轉換器中利用了PGA優勢的信號源的典型示例。
所有的ADC都需要一個基準，對于高分辨率的轉換器來說，擁有一個低噪聲、低漂移的基準是至關重要的。大多數的△∑轉換器都采用了差分基準輸入。
*舉例--以新型橋接傳感器作為△∑ADC的模擬前端的ADS1230/32/34型△∑ADC芯片。
用于橋接傳感器的完全模擬前端ADS1230/32/34型△∑ADC芯片是分別為精密型20位及24位 △∑ADC，具有一個板載超低噪聲可編程增益放大器(PGA)及內置振蕩器PGA支持用戶自選擇增益： 1、2。64、128。該ADC具有235位有效分辨率。由3階調制器及4階數字濾波器組成，支持10SPS及80SPS的數據率。器件的所有功能都可通過專用的I/O引腳控制，簡化了運轉模式。圖6為ADS1230結構組成示意圖。
圖6
*主要特點
超低噪聲：10SP5時為17nVRMS(PGA=128)，80SP5時為44n nVRMS(PGA=128)V；增益為64時，無噪聲分辨率可達19．2位；優異的50至60MHz抑制性能(于10SP5時)；單通道差分輸入為AD51230；雙通道差分輸入為AD51232；四通道差分輸入為AD51234；內置溫度傳感器，有簡易的雙線串行數字接口；電源電壓范圍為2.7V至5.25V；封裝模式為：TSSOP-16封裝(AD51230)，TSSOP-24封裝(AD51232)，TSSOP-28封裝(AD51234)。可在衡器、應變測量與壓力傳感器及工業流程控制等設備上應用。
3.2驅動逐次逼近型(SAR)ADC的放大器配置技術
現代的SAR ADC使用簡化的電容接受輸入信號的電壓充電。由于ADC存在輸入電容、輸入阻抗以及外部電路，因此需要一個穩定時間使采樣電容的電壓與所測量的電壓等值。最小化外部電路的源阻抗是降低的穩定時間的途徑之一，并同時確保了在ADC的采集時間內輸入信號被準確的獲取。但是，另一個更為棘手的設計約束則是SAR ADC輸入端所具有的、用以驅動電路的動態負載。
當采用運算放大器驅動器驅動ADC輸入時，運算放大器必需能承載這樣的動態范圍，并在采集時間內穩定于所需要的精度范圍。
SAR ADC的基準輸入回路也會給基準電壓帶來相似的負載。盡管基準電壓被認為是非常穩定的直流電壓，但ADC基準輸入端所呈獻的動態負載使得這樣的目標實現起來有了一定的難度。因此需要為基準電壓配備緩沖電路，并且為此所使用的運算放大器應與驅動ADC輸入端的運算放大器有著相似的要求。但實際上，此處對運算放大器的需求甚至要高于ADC輸入端，因為基準輸入必需在一個時鐘周期內都保持穩定。部分轉換器將這樣的基準緩沖放大器內置于芯片中。在緩沖此類輸入時，采用具有低寬帶輸出阻抗的運算放大器是保持此類轉換器精確度的最好方法。