德州儀器（TI）公司推出的三個新型大電流低壓降穩壓器" title="穩壓器">穩壓器（LDO）系列產品分別是：最大輸出電流為7.5A的TPS759xx" title="TPS759xx">TPS759xx；最大輸出電流為5A的TPS755xx和最大輸出電流為3A的TPS757xx。這些產品均采用TI專有的高級BiCMOS制造工藝技術，可獲得極低的電壓降。該系列器件可應用在那些對電壓有特殊要求的場合，如要求從3.3V電源中得到2.5V穩壓輸出且滿負載時高達7.5A的應用。該LED系列器件的典型應用包括計算機電源、大型平板顯示模塊，以及具有嵌入式數字信號處理器（DSP）、微處理器（MPU）、微控制器（MCU）和可編程邏輯器件（PLD）的設備電源。

雷達" title="雷達">雷達信號處理系統" title="信號處理系統">信號處理系統中的應用" onclick="get_larger(this)" src="http://files.chinaaet.com/images/20100914/f0bd79e7-7ede-4229-a7ee-c66baff6be5d.jpg" />

　　1 TPS759xx的特性和引腳功能

　　1．1 主要特性

　　TPS759xx系列低壓降穩壓器的主要特性如下：

　　·最大輸出電流為7.5A的低壓降穩壓器；

　　·具有1.5V、1.8V、2.5V、3.3V固定輸出電壓和1.22～5V的可調輸出電壓；

　　·具有開漏電源就緒（power-good）狀態輸出信號（只用于固定輸出）；

　　·當電流為7.5A時，典型壓降為400mV（TPS75933）；

　　·靜態電流很低（典型值為125μA）；

　　·具有快速的瞬態響應；

　　·固定輸出電壓的精精度為±3%；

　　·采用5引腳TO-220和TO-263封裝；

　　·具有熱關斷保護功能。

　　1．2 引腳功能

　　TPS759xx穩壓器各個引腳的具體功能如下：

　　EN：使能引腳，用于控制器件的使能或關閉。當EN為高電平時，器件禁止；為低電平時，器件使能。

　　PG：低電平有效，用于顯示輸出電壓Vout的狀態。當輸出電壓Vout達到規定電壓的91%時，PG變為低阻抗狀態；當Vout低于規定輸出輸出的91%時（例如在超負載狀態下），PG為高阻態。PG端在開漏輸出時應接一上拉電阻器。

　　FB：輸出電壓可調時，FB是電壓反饋輸入引腳。必須與輸出端直接相連，以獲得1.22V的最小輸出電壓，也可通過外部反饋電阻分壓器來獲得其他輸出電壓。FB端的布線要盡可能的短，以降低噪聲。在FB端和Vout之間一般不加RC網絡來濾掉噪聲，因為這樣會引起調節器振蕩。

　　IN：輸入引腳。

　　OUTPUT：輸出引腳。

　　2 TPS759xx的工作原理

　　當輸出為3.3V，7.5A、5A和3A的LDO系列穩壓器的典型電壓降分別為400mV、250mV和150mV。因此，這些穩壓器可以輕而易舉地從3.3V電源中獲得2.5V輸出。實際上，基于處理器的系統也越來越要求穩壓器具有這種能力。表1給出了TPS759xx系列芯片的電壓輸出值。其中的TO-220和TO-263為封裝形式。圖1所示是TPS759xx采用固定電壓輸出的外圍電路圖。TPS759xx系列芯片的開漏電源就緒（Power Good）輸出信號不但可減少元件數目、降低成本和節省電路板空間，而且對于那些需要從兩個電壓中獲得上電" title="上電">上電順序的應用也非常有用。通過指示穩壓器的輸出電壓何時達到特定的范圍，Power Good信號可激活組合電源中第二個電源的輸出，借助該方法，兩個獨立電壓可在Power Good的控制下有條不紊地開啟。另外，TPS759xx系列LDO還可快速響應線性電壓（line voltage）和負載電流的瞬態變化，具體的瞬態響應時間取決于特定的電路。在某些應用中，通常要求DSP、MPU、MCU和PLD必須迅速從省電的睡眠或待機狀態進入全工作模式。該系列LDO的瞬態響應如此之快，足以滿足上述應用的需要。此外，為了節約系統功耗，這三個LDO系列的所有成員都具有125μA的滿負載靜態電流。而當穩壓器截止時，靜態電流可降至1μA以下。

　　3 TPS75925在信號處理系統中的應用

　　3.1 系統供電電路

　　本信號處理系統采用ADI公司的ADSP TS101s芯片構成多片仿真雷達接收信號處理系統，系統主要由六個DSP、一個CPLD（Altera公司的EP1K30）、一個TPS75925、六個REG1117A_1.2組成。在以往使用MAX1951的經驗基礎上，經過多方面的設計考慮，本系統采用LDO器件TPS759xx系列芯片中的TPS75925來進行電源設計。從表1可以看出，在TPS759xx系列中，TPS75925可以輸出2.5V的固定電壓。系統中的DSPADSP TS101s在溫度為25℃，時鐘CCLK為250MHz時，其典型情況下的VDD（1.25V）供電電流典型值為1.2A，而VDD-IO的供電電流小于137mA。實際六個DSP的供電電流小于7.5A，因此，選用TPS75925這樣的大電流低壓降穩壓器是較理想的。

　　表1 TPS759xx各芯片的電壓輸出值

　　系統中的TigerShare DSP有三個電源，其中數字3.3V（VDD-IO）為I/O供電；數字1.2V(VDD)為DSP內核供電；模擬1.2V(VDD-A)為內部鎖相環和倍頻電路供電。主機送來的+3.3V電壓經過TPS75925可得到2.5V電壓。各種DSP的數字1.2V（VDD）電源則可各用一個REG1117A_1.2將+2.5V轉換成1.2V。六個DSP內部模塊的1.2V(VDD)電壓則可由同一DSP芯片的VDD（+1.2V）經濾波后提供。六個DSP上I/O口的3.3V電源則可直接由主機送來的+3.3V統一供給，同時也為CPLD的VCC_IO提供+3.3V電壓。其中CPLD的Vcc_INT+(2.5V)直接由TPS75925的+2.5V輸出進行濾波來獲得。系統的供電框圖如圖2所示，圖3所示是單片DSP的具體供電電路。

　　3．2 上電順序

　　TPS75925采用的是TO-220封裝。建議在設計PCB時，最好給TRS75925加上散熱片，電源線要盡量粗。在TPS75925的前后應加上濾波網絡，保證得到比較合適的電壓。

　　系統中的EP1K30產生上電復位波形和時序控制。由于EP1K30需要一個配置芯片，而且它和DSP存在一個上電先后的問題。也就是說，在上電后，如果CPLD芯片完成配置文件的讀入時，DSP仍未上電穩定，則應充分延長Tstart_IO的低電平時間，以避免DSP上電未穩定而CPLD上電波形已結束。因此，應保證DSP上電穩定先于CPLD芯片配置文件的讀入，此問題在系統設計時應予以充分重視，否則DSP將無法正常工作。TigerShare DSP要求數字3.3V和1.2V應同時上電，I/O電源3.3V后上電。本系統在數字3.3V輸入端并聯了一個大電容，而在數字1.2V輸入端并聯了一個小電容，其目的就是為了保證3.3V充電時間大于1.2V充電時間，以便很好地解決電源供電先后問題。

　　4 結束語

　　開發一個系統時，電源設計起著重要的作用。電路的選擇更為重要，而選擇一個性價比高、散熱好、節省資源的電路是設計的關鍵。本文在應用實踐的基礎上給出了雷達信號處理系統的設計方法，經過實際工作測試，證明其性能是穩定的。