現代化生產和科學研究對圖像采集系統的要求日益提高。高速線掃描相機作為數字圖像采集、傳輸的前端設備，其掃描的速度和質量很大程度上決定了整個系統的性能。市面上的線掃描相機非常昂貴，因此有必要開發物美價廉的高速線掃描相機。

       設計高速線掃描相機，包括相機本身的硬件結構和相機操作的相關軟件兩部分。從相機的結構上看，線掃描相機作為圖像采集和視覺信息獲取設備，其主要功能是將光學圖像信號轉換為數字圖像信號。一般來說，它由光學成像部分、光電轉換部分(由模擬光信號轉換為模擬電信號)及A/D轉換等部分組成。光電轉換部分一般由固體圖像傳感器來實現。

       TMS320C6201簡介

       TMS320C6201主要由三大部分組成：CPU、外圍設備和存儲器。C6201的地址總線為32位，所以尋址范圍達到4GB，其存儲器空間可分為四部分：片內程序空間可以用作Cache、片內數據空間、外部存儲空間和內部外圍設備空間。可通過對五個BOOTMODE的設置靈活設定各空間的地址范圍。片內數據RAM包括四個8K×16bit塊，這些塊交織在一起，使得CPU同時訪問數據RAM 的兩個不同塊而不會發生沖突，提高了數據并行讀寫的能力。對于較大的程序，片內程序RAM可當作Cache來存儲經常使用的代碼，減少對片外的訪問次數，從而提高程序運行速度。與常見的芯片不同，C6201有八個功能單元，分為兩組，每組包括一個乘法器Mn和三個算術邏輯運算單元Dn、Sn、Ln。它們分別進行乘法運算、加減運算、線性和環形地址計算以及算術邏輯運算。因為輸入/輸出端口相互獨立，所以8個運算單元可實現并行處理。每組運算單元對應一條數據路徑，可以用作環形地址計算。

       線掃描相機的設計與實現

       本線掃描相機的系統結構如圖1所示。

                             
                                        圖1 相機的系統結構圖

       CCD 模擬圖像數據采集部分

       該部分包括CCD傳感器和CCD信號處理通道芯片。主要有圖像傳感器IL-P1-4096和CCD信號處理通道芯片VSP2254構成，其主要作用是將模擬的光分布信息轉換為數字圖像數據。該部分電路接收來自CPLD提供的各種工作時鐘和各種采集控制信號，輸出的是相應的數字圖像數據。

       DSP 數據處理部分

       該部分包括數字圖像數據的緩沖芯片、處理芯片和處理后的數據暫存芯片。該部分的主要作用是對由圖像采集部分送來的數字圖像數據進行處理，并將處理后的數據存入相應的存儲單元。該部分由DSP芯片TMS320C6201、FIFO數據緩沖電路、雙端口RAM等芯片組成。該電路中FIFO數據緩沖電路除接收來自CPLD的寫入時鐘、寫入控制信號外，還要接收來自DSP芯片的讀出時鐘和讀出控制信號。FIFO數據緩沖電路的輸入連接的是CCD通道處理芯片VSP2254，其輸出在DSP的控制下送到32位內部數據總線。DSP根據不同的工作模式向CPLD提供不同的控制信號，這些信號在CPLD的內部經相應的邏輯處理后，作為其他各部分的控制信號。DSP芯片還要為雙端口RAM提供相應的讀寫控制信號，為其數據傳輸提供相應的DMA服務。雙端口RAM一方面接收來自DSP的已處理的圖像數據，另一方面為數據的傳輸提供準備。雙端口RAM是在DSP芯片和CPLD邏輯電路雙重控制之下工作的。
       時鐘和控制信號生成電路

       該部分包括 CPLD時鐘生成邏輯電路和控制邏輯電路。電路主要由CPLD芯片LC4128V100及其外圍電路構成。相機的時鐘電路主要實現兩部分功能：一、提供相機工作時所需的基本時鐘，這里面包括CCD傳感器工作所需的時鐘、為CCD信號處理通道提供的工作時鐘(即 CCD信號前肩采樣時鐘SHP、CCD信號后肩采樣時鐘SHD、CCD信號啞元屏蔽時鐘CLPOB、CCD信號黑電平銜位時鐘CLPDM以及數據轉存時鐘ADCCK)、為輸出電路提供的輸出同步時鐘DIR-STROBE和輸出行有效同步時鐘DIR-LVAL以及為C6201提供50MHz的工作外頻(該時鐘在C6201內部經4倍頻之后輸出200MHz，作為DSP工作主頻)。二、和DSP

輸出的控制信號一起組成組合邏輯電路，實現DSP芯片對外圍電路的控制(包括對閃存芯片AT49LV409、雙端口RAM芯片IDT70V261S、FIFO芯片IDT723635以及外部接口電路和CCD信號采集電路的控制)。從以上的時鐘和控制信號生成電路的功能來看，用來實現其功能的可編程邏輯芯片在性能上要滿足一定的要求。從延時上來看，由于內部的訪問基準時鐘為200MHz，要求芯片引腳間的延時要小于5ns,且時序的可控性要好。從容量上看，要有足夠多的宏單元來實現上述的功能。控制功能框圖如圖2所示。

                         
                        圖2 相機內部CPLD生成時鐘信號和控制信號功能框圖

       電源和數據輸出電路

       該部分包括 CPLD地址生成電路和LVDS數據上傳電路，其作用是為相機提供工作需要的電源和完成與PC之間的通信(這里包括將處理好的圖像數據上傳給PC，接收PC的控制信號等)。電源電路為整個相機提供+5V、-5V、+1.8V、+3.3V、+15V等幾組電源。其中+5V是整機工作的主電源。

       基于水平掃描線技術采集圖像的數據量比較大，要實時、快速地將大數據量的圖像上傳給計算機，對數據傳輸接口的傳輸速率要有一定的要求。當前的幾種計算機接口，即能滿足快速通信要求，又可易于在設計中使用的是LVDS接口。而且該接口的驅動能力很強，能雙向高速地傳輸數據。芯片DS90C31B和DS90C32B是專門用于LVDS接口的數據收發配對芯片。DS90C31B是數據發送芯片，DS90C32B是數據接收芯片。這兩種芯片的控制非常簡單，數據傳送速率可達到155.5Mbps(77.7MHz)。但在電路連接時為抑制信號的反射和平衡差分信號，要在每組信號回路中接入100?的電阻。

       線掃描相機的工作模式及流程

       對相機的工作模式進行綜合考慮，以適應不同的工作環境要求，其工作模式分為：主動實時采集、主動非實時采集、被動實時采集、被動非實時采集等四種。限于篇幅，各工作模式不在此詳述，線掃描相機的工作流程見圖3。

                     
                                     圖3   DSP相機工作流程圖

       結語

       本文所提出的高速數字相機設計方案總體上是可行的，能夠實現動態圖像的采集。