瑞薩科技" title="瑞薩科技">瑞薩科技公司（Renesas Technology Corp.）今天宣布，開(kāi)發(fā)出一種可在32 nm（納米）及以上工藝有效實(shí)現(xiàn)SRAM的技術(shù)，以用于集成在微處理器或SoC（系統(tǒng)級(jí)芯片）中的片上SRAM。?

新開(kāi)發(fā)的技術(shù)采用SOI（絕緣硅）技術(shù)*¹，可獨(dú)立控制基體電位，也就是構(gòu)成SRAM的晶體管的三種襯底部分，從而顯著擴(kuò)展SRAM的運(yùn)行容限。?

對(duì)采用這一技術(shù)的65 nm CMOS工藝的2 Mb SRAM實(shí)驗(yàn)制造和評(píng)估證實(shí)，與沒(méi)有使用該技術(shù)的器件相比，工作下限電壓可提高大約100 mV。此外，讀取容限（靜態(tài)噪聲容限：SNM*²）——SRAM運(yùn)行容限指標(biāo)——可改善大約16%，寫入容限的改善大約為20%，同時(shí)晶體管的電氣特性變化可有大約19%的下降。?

SNM可隨工藝的優(yōu)化而下降。不過(guò)，在32 nm和22 nm工藝仿真方面，已證實(shí)與沒(méi)有采用這一技術(shù)的器件相比，32 nm SNM大約改善了27%，22 nm大約為49%，這相當(dāng)于實(shí)現(xiàn)了等于65 nm工藝水平的SNM。因此可以說(shuō)，這一技術(shù)履行了實(shí)現(xiàn)32 nm及以上工藝SRAM的承諾。?

瑞薩科技將在2007年6月12日于京都舉行的2007超大規(guī)模集成電路技術(shù)專題研討會(huì)（2007 Symposium on VLSI Technology）上宣布這些結(jié)果。?

<背景>?

隨著計(jì)算方法的普及，各種產(chǎn)品不斷增加的功能和性能已與更低的功耗需求密不可分。為了開(kāi)發(fā)這類產(chǎn)品，通過(guò)采用更加精細(xì)的工藝，作為其心臟的微處理器和SoC已變得越來(lái)越快，集成度越來(lái)越高。不過(guò)，隨著工藝變得更加精細(xì)，制造變化也變得越來(lái)越大，進(jìn)而導(dǎo)致了晶體管電氣特性變化的增加。而且，門限電壓的變化——晶體管導(dǎo)通或關(guān)斷的邊線電壓——可減少運(yùn)行容限，對(duì)電路工作產(chǎn)生不利的影響。因此，隨著工藝變得更加精細(xì)，業(yè)界正在努力研發(fā)以消除這樣的變化。不過(guò)，采用32 nm及以上工藝，預(yù)計(jì)由于變化產(chǎn)生的降低的運(yùn)行容限對(duì)電路操作的影響將成為一個(gè)非常嚴(yán)重的問(wèn)題，人們正在關(guān)注進(jìn)一步的技術(shù)發(fā)展" title="技術(shù)發(fā)展">技術(shù)發(fā)展。?

<技術(shù)細(xì)節(jié)>?

面對(duì)這個(gè)背景，瑞薩科技一在直追求瞄準(zhǔn)32 nm工藝及以上的技術(shù)發(fā)展，致力于6晶體管型SRAM電路的開(kāi)發(fā)，它對(duì)微處理器和SoC極為重要，也最容易受到變化的影響。這些技術(shù)已經(jīng)在以下的案例中得到了開(kāi)發(fā)和應(yīng)用。?

?

（1）使用SOI?

制造變化需要原子級(jí)的控制，要減少這種變化極其困難。因此，當(dāng)假定的制造變化發(fā)生時(shí)，抑制電氣特性變化的方法就顯得非常重要了，其中一種有效的方法是通過(guò)將一個(gè)電壓施加在襯底上來(lái)控制門限電壓。不過(guò)，利用體硅*³,多個(gè)晶體管通常可以形成于在硅襯底上創(chuàng)建的一個(gè)叫做井的區(qū)域當(dāng)中。利用這個(gè)結(jié)構(gòu)，該襯底電位被施加到多個(gè)晶體管上，因此要更準(zhǔn)確地控制個(gè)別晶體管極其困難。另一方面，采用SOI技術(shù)，晶體管形成在一種絕緣體薄膜的硅層上，因此晶體管可以實(shí)現(xiàn)電氣絕緣，這是一種有助于對(duì)晶體管進(jìn)行個(gè)別控制的易于實(shí)現(xiàn)的結(jié)構(gòu)。此外，這個(gè)案例還使用了一種所謂部分耗盡SOI MOSFET（金屬氧化物硅場(chǎng)效應(yīng)晶體管）來(lái)施加基體電位。?

（2）采用混合溝道隔離結(jié)構(gòu)*^4?

混合溝道隔離結(jié)構(gòu)是一種采用瑞薩專有技術(shù)的用于薄膜SOI器件的單元隔離結(jié)構(gòu)。這種混合溝道隔離結(jié)構(gòu)具有可完全消除SOI層的全溝道隔離能力，以及通過(guò)使薄SOI層保持在隔離的氧化物薄膜之下，使之可能在每個(gè)晶體管上施加不同體電位的部分溝道隔離來(lái)控制體電壓的能力。?

（3）體電位的獨(dú)立和動(dòng)態(tài)控制技術(shù)?

通過(guò)獨(dú)立控制SRAM元件晶體管的體電位，以及動(dòng)態(tài)地滿足諸如讀寫等SRAM操作可以增加運(yùn)行容限。?

6晶體管型SRAM元件由兩組晶體管組成，每組包括三種晶體管（訪問(wèn)、驅(qū)動(dòng)器和負(fù)載）。在這個(gè)案例中，為了有利于SRAM讀寫，開(kāi)發(fā)了一種可以通過(guò)以下幾種連接控制每個(gè)晶體管體電位的技術(shù)，以改善運(yùn)行容限。?

（a）NMOS通過(guò)字線訪問(wèn)晶體管和進(jìn)行驅(qū)動(dòng)晶體管控制?

在一次SRAM的讀寫操作中一個(gè)字線為正電位。通過(guò)把一個(gè)基體連接到一個(gè)字線，字線的正電位可施加到一次寫操作的基體。因此，訪問(wèn)晶體管（NMOS）的門限電壓下降，出現(xiàn)一個(gè)大電流流動(dòng)，以改善寫入容限。?

（b）通過(guò)電源線進(jìn)行PMOS負(fù)載晶體管控制?

負(fù)載晶體管（PMOS）連接一條電源線，讀操作時(shí)的電源線電位比寫操作時(shí)稍微低一些。利用這種方法，負(fù)載晶體管門限電壓可在讀操作時(shí)降低，利用引導(dǎo)電流（facilitating current flow）來(lái)防止數(shù)據(jù)損失。此外，如（a）所述，由于正電位被施加到驅(qū)動(dòng)晶體管的基體上，門限電壓下降，讀輸入電壓被降低。這些控制功能有助于實(shí)現(xiàn)讀取容限的改善。?

?

<注釋>?

1. SOI（絕緣硅）：一個(gè)絕緣體薄膜上的硅層。?

??? 2.? SNM（靜態(tài)噪聲容限）：一個(gè)在SRAM工作時(shí)以電壓指示容限表示的指標(biāo)，較大的數(shù)值表明操作容限也較大。?

??? 3.? 體硅：一種用于普通硅器件的單晶硅晶圓" title="硅晶圓">硅晶圓稱為體硅（或者叫體硅晶圓），是與SOI晶圓不同的晶圓。?

??? 4.? 混合溝道隔離結(jié)構(gòu)：一種瑞薩科技專有的薄膜SOI器件的單元隔離結(jié)構(gòu)，具有可完全消除SOI層的全溝道隔離能力，以及通過(guò)使薄SOI層保持在隔離的氧化物薄膜之下，使之可能在每個(gè)晶體管上施加不同體電位的部分溝道隔離來(lái)控制體電壓的能力。?

*提及的產(chǎn)品名稱、公司名稱或商標(biāo)均為其各自所有者擁有。?