摘 要： 分析了等精度測頻" title="測頻">測頻在實現時存在的問題，介紹了一種基于自適應分頻" title="分頻">分頻法的頻率測量技術，可達到簡化測量電路、提高系統可靠性、實現高精度和寬范圍測量的目的。由于PC104總線、FPGA等嵌入式技術的使用，使得整個測量系統具有體積小、功耗低、便于攜帶等特點。
關鍵詞： 等精度 自適應 分頻 FPGA
在電子測量中，頻率是最基本的測量量之一。目前采用比較廣泛的是等精度測頻" title="等精度測頻">等精度測頻法(多周期同步測量法)，這種方法具有測量精度" title="測量精度">測量精度高、測量精度不隨被測信號的變化而變化的特點[1]。但這種方法需要的硬件開銷大，且同步電路結構復雜，易造成誤觸發，可靠性不高。本文針對等精度測頻法的不足，采用自適應的分頻方法對被測信號進行連續分頻，從而產生可靠的閘門控制信號" title="控制信號">控制信號，簡化了電路結構；同時根據實際需要，在設計中加入了頻率信號的預處理電路，并結合PC104總線以及FPGA等技術，實現了對頻率信號寬范圍、高速度、高精度的測量。該系統作為某型號計量校準裝置的一部分，已很好地應用于實際使用中。
1 等精度測頻原理及其改進
等精度測頻是在直接測頻的基礎上發展而來的。等精度測頻的最大特點就是在整個頻率范圍內都能達到同樣的測量精度，且與被測信號頻率大小無關。其基本原理如圖1所示[1～2]。
在測量過程中，預置閘門信號的上升沿啟動測量過程，但此時對被測信號計數的計數器1和對基準時鐘計數的計數器2并沒有開始計數。預置閘門信號變為高電平后，被測信號的第一個上升沿使得實際閘門信號變為高電平有效信號，計數器1和2開始計數。當預置閘門信號變為低電平信號時，計數器1和2并沒有立即停止計數，而是要等到緊接在其后的被測信號的上升沿到來時，實際閘門信號變為低電平無效信號時才停止計數。若記計數器1的計數值為N1，計數器2的計數值為N2，基準頻率為f0，被測頻率為fx，則有fx＝f0·N2/N1。
等精度測頻方法除了需要兩個計數器分別對被測信號和基準時鐘進行計數外，還需要附加一個額外的計數器來產生預置閘門控制信號，而且由于預置閘門控制信號的引入，增加了同步電路的復雜度。當被測信號頻率較高時，被測信號的上升沿和預置閘門信號的下降沿可能會出現競爭冒險的問題，從而造成誤觸發，影響了測量精度，降低了系統的可靠性。
針對這一問題，改進以后的等精度測頻原理如圖2所示。
其工作過程分為粗測和精測兩步。粗測時，將被測信號的預分頻數設置為2，對其進行分頻，分頻后信號的上升沿啟動計數器1對基準頻率進行計數，其后緊接著的下降沿使計數停止，根據計數值的大小估算出被測信號的頻率。精測時，根據此前估算的頻率和預先設定的測量時間，調整被測信號的預分頻數(譬如預先設定的測量時間為1s，估算的被測信號頻率為6000Hz，那么調整后預分頻數為1/(1/6000)=6000)，再重復對基準頻率的計數過程，完成頻率測量。
這種改進既實現了等精度測量的基本思想——被測信號的測量時間為整數個周期，又可根據被測信號頻率的不同，自動調整被測信號的預分頻數，直接利用分頻后的信號作為閘門控制信號。這樣就將對被測信號的計數和分頻合二為一，從而簡化了電路結構，減少了硬件開銷，避免了誤觸發，提高了測量系統的可靠性，達到了寬范圍、等精度測量的要求。
2 誤差分析
設被測信號頻率為fx，基準信號頻率為f0，對基準信號頻率的計數值為N0，精測時被測信號的分頻數為Nx，則依據改進后的等精度測頻原理，被測信號頻率fx＝2·f0·Nx/N0。
測量結果的相對不確定度為：
預分頻數Nx不存在±1誤差，所以根號中的第二項為0；在實際中，采用高穩晶振，其相對不確定度可達1×10－7；而由于采用對被測頻率連續進行分頻，使閘門時間足夠長(如1s)，這樣填充的基準脈沖數可達107，N0的最大誤差就是±1，所以N0的相對不確定度也可達到1×10－7。綜合起來，頻率測量結果的相對不確定度可達10－7數量級，實現了高精度測量。同時，對于頻率越低的信號，N0會越大，其相對不確定度會更小，但由于晶振的相對不確定性的影響，它仍然只能達到10－7數量級，要想進一步提高測量精度，就必須使用更高精度的晶振。
3 硬件設計
測頻系統的硬件設計如圖3所示。
作為一個實際的頻率校準系統，測量的頻率信號不僅有標準的TTL電平信號，也有正弦信號以及需要隔離的頻率信號，所以在測頻系統中，對不同類型的頻率信號進行預處理(光電隔離、滯回比較、信號整型等)，這樣便使整個測頻系統能夠得到更廣泛的應用。
PC104嵌入式處理器具有體積小、集成度高、可靠性高、功耗低、便于攜帶等特點，可作為測頻系統的控制器，完成頻率測量的控制和運算任務。
現場可編程門陣列FPGA由于具有集成度高、高速度和高穩定性的特點，而被廣泛應用到數字邏輯電路的設計中。本測頻系統的核心就是一塊FPGA芯片——Altera公司的EPF10K10，所有的邏輯模塊均在FPGA中實現。
測頻工作原理如下：由四選一選擇開關選擇一路信號作為當前的測量通道；被測信號進入分頻模塊，按預置分頻數進行分頻；分頻后的信號通過閘門信號產生模塊產生閘門控制信號，當閘門控制信號為高電平有效信號時，基準時鐘被測量計數器模塊計數；測量停止后，產生相應的停止標志位和溢出標志位，以供軟件進行查詢；當軟件查詢到測量停止時，讀取計數器數值，計算后得到頻率值。
4 軟件設計
根據測頻過程的思路，可編寫相應的軟件。測頻程序流程圖如圖4所示。
本文設計的等精度測頻系統，從原理上對傳統的等精度測頻方法進行了一些改進，采用自適應分頻方法，簡化了電路結構，提高了系統可靠性；測量精度可達10－7數量級，測量范圍從0.1Hz到50MHz，實現了高精度、寬范圍的測量。而在實際設計中，通過使用PC104總線和FPGA芯片等技術，使整個系統具有體積小、功耗低、便于攜帶等特點，可以方便地應用到野外條件下的頻率測量和校準中。
參考文獻
1 喬長安，陳運濤，張富平等.等精度頻率測量方法.火力與指揮控制, 2003(28)
2 張志明，李蓉艷.基于PC總線的高精度頻率測量卡設計. 微型機與應用,1999(2)
3 宋萬杰，羅 豐，吳順君. CPLD技術及其應用. 西安：西安電子科技大學出版社, 2001
4 夏宇聞. 復雜數字電路與系統的Verilog HDL設計技術. 北京：北京航空航天大學出版社， 1998