摘　要： 介紹了以MC68HC908JB8為主控芯片的Freescale 16位MCU MC68HC912B32的BDM調(diào)試模式，給出了BDM通信協(xié)議及編程原理、硬件電路圖。
　　關(guān)鍵詞： BDM MC68HC912B32 BKGD

3.2 BDM調(diào)試器系統(tǒng)軟件設(shè)計(jì)
　　CPU12的BDM通信協(xié)議也稱為單線通信協(xié)議。下面按照該協(xié)議，以JB8作為主控制芯片詳細(xì)介紹B32的BDM調(diào)試系統(tǒng)的軟件設(shè)計(jì)。在程序開始前，需要宏定義一些常量以方便下面程序的調(diào)用。具體的宏定義有：
　　#define DisableInt() asm(″sei″) /*關(guān)閉中斷*/
　　#define EnableInt() asm(″cli″) /*開放中斷*/
　　#define PTA *(volatile unsigned char*)0x00
　　/*A口數(shù)據(jù)寄存器*/
　　#define DDRA *(volatile unsigned char*)0x04
　　/*A口方向寄存器*/
3.2.1 調(diào)用讀寫匯編子程序
　　通過調(diào)用讀寫匯編子程序" title="子程序">子程序，可以讀取和發(fā)送一個(gè)字節(jié)，具體函數(shù)如下：
　　INT8U BDMDATA；
　　void SendOneByte(INT8U c)
　　{
　　DisableInt()；//關(guān)中斷
　　BDMDATA=c；//賦值需要發(fā)送的值
　　_WRITEBYTE()；//調(diào)用寫字節(jié)匯編子程序
　　EnableInt()；//開中斷
　　}
　　INT8U RecOneByte()
　　{
　　DisableInt()；//關(guān)中斷
　　_READBYTE()；//調(diào)用讀取字節(jié)匯編子程序
　　EnableInt()；//開中斷
　　return BDMDATA；//返回讀取的字節(jié)
　　}
　　調(diào)用寫子程序的輸入?yún)?shù)是需要被寫的一個(gè)字節(jié)；調(diào)用讀子程序的返回參數(shù)是讀取到的一個(gè)字節(jié)。
3.2.2 讀寫匯編子程序
　　主機(jī)方以下降沿通知目標(biāo)機(jī)方的BKGD端，位通信開始，每一位傳輸至少需要16個(gè)時(shí)鐘周期。具體過程如下：
　　主機(jī)首先拉低BKGD引腳，并使低電平維持時(shí)間不短于512個(gè)時(shí)鐘周期，目標(biāo)機(jī)探測(cè)到下降沿信號(hào)后清命令寄存器，同時(shí)等待接收主機(jī)的BDM命令。
　　主機(jī)寫位0到目標(biāo)機(jī)BKGD端的操作為：主機(jī)拉低目標(biāo)機(jī)的BKGD端不少于12個(gè)時(shí)鐘周期，目標(biāo)機(jī)在探測(cè)到低電平以后的第10個(gè)周期對(duì)BKGD采樣，讀入該位的0。
　　主機(jī)寫位1到目標(biāo)機(jī)BKGD端的操作為：主機(jī)拉低目標(biāo)機(jī)的BKGD端2～4個(gè)時(shí)鐘周期后釋放BKGD端，使之為高電平，目標(biāo)機(jī)在探測(cè)到低電平以后的第10個(gè)周期對(duì)BKGD采樣，讀入該位的1。
　　下面是寫一個(gè)字節(jié)的匯編代碼：
　　__WRITEBYTE∷
　　LDA #＄8
　　_NEXTBIT：
　　LSL*_BDMDATA　　　　　　　　//左移待發(fā)送的8位數(shù)據(jù)
　　BCC_WRITE0　　　　　　　　　　//判斷發(fā)送位
　　BCLR #1，PTA　　　　　　　　 //PTA.1置低電平
　　NOP
　　BSET #1，DDRA　　　　　　　　//PTA.1定義為輸出
　　_NEXTBIT1：
　　BCLR #1，DDRA　　　　　　　　//PTA.1定義為輸入
　　NOP
　　DBNZA _NEXTBIT　　　　　　　　//判斷字節(jié)是否發(fā)送完畢
　　_WAIT10：
　　RTS　　　　　　　　　　　　　　//返回主程序
　　_WRITE0：　　　　　　　　　　　　//發(fā)送位“0”
　　BCLR #1，PTA　　　　　　　　　　//PTA1置低電平
　　NOP
　　BSET #1，DDRA　　　　　　　　　//PTA1定義為輸出
　　NOP　　　　　　　　　 //空操作，用于控制時(shí)序
　　NOP
　　NOP
　　NOP
　　NOP
　　NOP
　　NOP
　　BRA_NEXTBIT1　　　　　　　　　//發(fā)送下一位
　　主機(jī)讀目標(biāo)機(jī)BKGD端的信息時(shí)，主機(jī)拉低目標(biāo)機(jī)BKGD端2～4個(gè)周期后釋放BKGD端，然后定義該引腳為輸入狀態(tài)，讀取BKGD端的電平。如果目標(biāo)機(jī)輸出為0電平，則繼續(xù)拉低BKGD端，從探測(cè)到主機(jī)拉低BKGD端起持續(xù)13個(gè)時(shí)鐘周期。所以主機(jī)的讀操作應(yīng)在從拉低BKGD線算起的13個(gè)時(shí)鐘周期內(nèi)完成。對(duì)于目標(biāo)機(jī)輸出為1的情況，無需目標(biāo)機(jī)輸出高電平，因?yàn)锽KGD端已用電阻上拉，只需定義該引腳為輸入，則自然會(huì)使之為1。
　　下面是讀取一個(gè)字節(jié)的匯編代碼：
　　__READBYTE∷
　　LDA #8
　　_NEXTBITR：
　　PSHA //A進(jìn)棧
　　LDA #01
　　BCLR #1，PTA //PTA.1置低電平
　　BSET #1，DDRA //PTA.1定義為輸出
　　BCLR #1，DDRA //PTA.1定義為輸入
　　NOP
　　LDA PTA //讀取BKGD引腳狀態(tài)
　　NOP
　　NOP
　　NOP
　　LSRA //將讀取位移入標(biāo)志位C
　　LSRA
　　ROL *BDMDATA //將讀取的位存入變量
　　PULA
　　DECA
　　BNE _NEXTBITR //判斷字節(jié)是否讀取完畢
　　RTS //返回主程序
　　對(duì)于硬件命令，命令之間間隔要大于150個(gè)時(shí)鐘周期；對(duì)于固件命令，送出讀命令到讀取數(shù)據(jù)之間要延遲32個(gè)時(shí)鐘周期；寫命令后面可緊跟需要寫的數(shù)據(jù)，但與下一條命令之間要間隔32個(gè)時(shí)鐘周期。
3.2.3 測(cè)試程序
　　為了測(cè)試以上程序的正確性，特用VC6.0編寫了一個(gè)計(jì)算機(jī)端的測(cè)試程序。該程序通過串口與JB8通信，以完成對(duì)B32 Flash的讀寫和擦除。由于源代碼較長，限于篇幅不在此列出。
參考文獻(xiàn)
1 Freescale.M68HC12B Family Data sheet.Rev.9，2004
2 Freescale.CPU12 Reference Manual.Rev.3，2002
3 Freescale.A Serial Bootloader for Reprogramming the MC68HC912B32 Flash.E²PROM，1997
4 Freescale.MC68HC90908JB8/D.Rev.1.0，2000