近年來，伴隨著生成式AI與大語言模型的快速發展，用來訓練AI大模型的數據量越來越龐大，單芯片晶體管密度卻已逼近物理與經濟雙重極限。以GPT-4為例，其訓練參數量達到了1800B，OpenAI團隊使用了25000張A100，并花了90-100天的時間才完成了單次訓練，總耗電在2.4億度左右，成本約為6300萬美元。
在驚人數據量的背后，隱藏著AI爆發式發展對半導體行業提出的算力和存力等挑戰。如何應對挑戰？憑借面板級RDL與玻璃基板實現關鍵突破，在產能、良率與成本之間重構平衡，CoPoS（Chip-on-Panel-on-Substrate）正在給出答案。
架構創新才是出路，CoPoS是“真”剛需
CoWoS（Chip-on-Wafer-on-Substrate）作為2.5D多芯片封裝技術的代表，已成為高性能計算（HPC）和AI芯片的解決方案。比如英偉達采用CoWoS技術的產品就在其TOP 500超算中占據了超過一半的算力。隨著算力需求爆發與摩爾定律放緩，行業正通過異構集成、等架構創新突破傳統限制。
1.算力需求飆升與技術創新應對: 全球算力需求正以每3.5個月翻一番的速度狂飆。在算力需求飆升，摩爾定律掉隊的情況下，為填補AI算力鴻溝，同時破解存儲墻與功耗瓶頸等問題，芯片行業正轉向異構集成、存算一體等架構創新。
2.晶體管集成規模飛躍：2.5D/3D芯片集成數量將五倍增長，當前采用傳統架構下的芯片最多集成了2000億顆晶體管，而采用Chiplet架構、2.5D/3D封裝的芯片已經實現10000億顆晶體管的集成。
3.先進封裝市場規模：在AI相關應用的驅動下，2023-2029年間，先進封裝市場將以11%的年復合增長率持續擴張，并有望在2029年達到695億美元的規模。其中，CoWoS等2.5D/3D先進IC封裝技術在2023-2029年間的年復合增長率高達15%，到2029年將占據近40%的市場份額，并成為代工廠、封測廠、IDM、芯片設計廠商以及EDA廠商競相關注的一環。
來源：《HPC Accelerator Market Update 2024》，TSMC 2022 IEDM Technical Papers, 《Advanced Packaging for Next-Gen HPC》，Yole《Status of the Advanced Packaging Industry 2024》（2024年7月）
在強勁的市場需求面前，CoWoS一度面臨產能緊張和價格過高的問題。面對該挑戰，業內人士指出，CoPoS有望成為AI芯片封裝領域CoWoS 的進階選項，在不同算力/成本區間形成“錯位互補”。
什么是CoPoS架構？ 事實上，CoPoS 并非一種新技術，但近年來發展迅速，Manz 亞智科技是CoPoS技術概念的早期提出者。
從定義上來看，CoPoS 技術是基于CoWoS 2.5D 封裝的“面板化”演進，適用于更復雜的AI芯片封裝，是實現高擴展性與高生產效率的先進封裝解決方案。
從CoPoS自身技術的迭代來看，CoPoS 中的中介層材料正在從傳統的硅中介層（Silicon Interposer）發展為板級中介層（Panel RDL ），再進而轉成玻璃中介層（Glass Interposer），整合硅光子(CPO)技術，有機載板逐漸轉變為玻璃基板，從而實現更細的線路與更高的I/O密度。
那么，為什么先進封裝會走向CoPoS呢？
我們知道，隨著AI與高效能運算需求的爆發性增長，芯片尺寸正在不斷擴大，單片晶圓切割出的Die越來越少，圓形晶圓切邊浪費和良率下降成為行業難題。
而CoPoS的核心突破在于"化圓為方"的創新思維，它采用面板級RDL技術，通過方形基板可實現更高效的芯片集成，從而在大幅提升產能和良率的同時，顯著降低制造成本。
值得一提的是，當前基板面積也在持續擴大，已從早期的510mm×515mm、600mm×600mm，逐步拓展至如今的700mm×700mm，按此面積計算，其產量大致相當于12英寸晶圓的8倍左右。
在技術兼容性方面，無論是傳統的有機基板還是新興的玻璃基板結構，CoPoS都能適配，為高密度I/O排布提供另一種選擇。其獨特的架構設計可靈活應對Chip Last等先進制程，為異質芯片整合提供了更多自由度，使其成為高算力AI芯片的理想選擇。
更為重要的是，CoPoS代表了封裝技術的未來方向，完美契合大芯片、異質集成和高頻傳輸需求，是下一代半導體設計的關鍵使能技術。
CoPoS 技術突破關鍵：如何破解 RDL 與玻璃基板難題？
RDL（Redistribution Layer）是CoPoS技術的核心互連層，承擔著芯片信號重分布與高密度集成的關鍵作用。在CoPoS架構中，RDL通過先進的晶圓級封裝技術，在芯片與封裝基板之間構建多層精細布線網絡，實現芯片I/O的高效擴展與優化布局。
隨著CoPoS技術的不斷發展，RDL制程正面臨更高精密度的技術要求。比如，在RDL First的發展趨勢下，需要高膜厚均勻性和高分辨率的布線層，這對電鍍設備提出了嚴苛的電流密度控制和均勻性要求。而Manz亞智科技的垂直電鍍設備通過多重陽極設計和無治具方案，可滿足納米級銅互聯組織的調控需求，同時其模塊化濕制程設備組能實現微米級表面粗糙度控制（<0.5μm），為自由取向再布線技術提供了工藝基礎。
與此同時，隨著高算力芯片對互連密度和信號完整性的要求不斷提升，玻璃基板憑借其獨特的材料特性成為突破傳統封裝瓶頸的關鍵載體。相較于傳統的有機基板（如ABF）和硅轉接板，玻璃基板在電學性能、尺寸穩定性、工藝兼容性等方面展現出顯著優勢，而這些優勢的實現同樣高度依賴精密設備的協同支持。比如，其表面粗糙度和CTE可調性要求濕制程設備具備亞微米級刻蝕精度和溫度穩定性。而Manz亞智科技的集成化解決方案通過自動化傳輸系統與精密藥液控制系統，可支持不同厚度的超薄玻璃基板的處理，同時滿足300mm-600mm大尺寸面板的均勻顯影/刻蝕需求。針對玻璃基板與有機介質膜的兼容性要求，設備采用dry film和有機介質膜雙模式設計，實現2.5D/3D封裝中不同介質材料的工藝適配。
此外，在工藝協同方面，設備參數與材料特性也需要深度耦合。比如ABF基板build-up層要求電鍍設備在10ASD高電流密度下仍保持3μm銅厚均勻性，而玻璃基板的TGV通孔需要刻蝕設備實現1:10的高深寬比加工能力。Manz亞智科技的解決方案通過專有技術能為CoPoS技術演進提供了可擴展的設備平臺。
設備落地先行
從產業落地層面，我們看到，Manz亞智科技已成功交付了從300mm、500mm、600mm到700mm不同尺寸的RDL工藝量產線，涵蓋洗凈、顯影、蝕刻、剝膜、電鍍及自動化設備。這意味著，下游制造已經逐步落地，不過當前有量產工藝全流程支撐的主要還是聚集在功率器件、傳感器芯片和射頻芯片等小面積芯片領域。
對于采用高階CoPoS技術的大芯片而言，量產落地還面臨芯片位移、細線路、翹曲和細間距這四大挑戰。
面對這四大挑戰，業界正在尋求突破。比如，在芯片位移方面，在設計時先做補償，并且根據不同的設計搭配相對應精度的設備；在細線路方面，采用更高精度的光刻機實現更高精度的曝光，同時配套優化刻蝕以及材料的選擇；在翹曲方面，結合仿真來做預補償，在改善結構材料CTE的匹配度的同時，進行Dummy區設計以及增加翹曲工藝；在細間距方面，采用低震動的工藝，同時將Mass Reflow轉向TCB。
攻克這些挑戰的路徑絕非單一環節優化，而是設備精度、材料特性、工藝設計的三維協同。Manz亞智科技等半導體設備廠商正從“單點突破”轉向“系統級整合”，推動CoPoS技術從實驗室走向量產，最終滿足AI/HPC芯片對高密度、高良率、低成本的嚴苛需求。
寫在最后
AI算力的爆發式增長正在重塑半導體行業的競爭格局，而CoPoS技術的崛起為突破傳統封裝瓶頸提供了全新路徑。從CoWoS到CoPoS，不僅是基板形態從"圓"到"方"的轉變，更是芯片制造范式向高效率、高產能的一次躍遷。在這一技術變革中，Manz亞智科技憑借領先的RDL制程技術和全棧式設備解決方案，成為推動CoPoS產業化的核心力量。
作為RDL制程設備的行業標桿，Manz亞智科技不僅提供涵蓋化學濕制程、精密電鍍、自動化及智能軟件系統的完整解決方案，更通過與玻璃基板廠商、材料供應商、封裝測試企業等上下游伙伴的深度協作，構建起CoPoS技術生態鏈。從高密度布線到玻璃通孔（TGV）工藝，Manz亞智科技的創新設備正在為CoPoS量產提供關鍵支撐，助力產業伙伴突破傳統封裝在效率、成本和性能上的瓶頸。
未來，隨著AI芯片和高性能計算需求持續攀升，Manz亞智科技將繼續攜手全球合作伙伴，加速CoPoS技術從研發到量產的跨越，共同開啟半導體"板級封裝"的新時代。
