“IIC 協(xié)議與編程序列”一文，我們?yōu)閮?nèi)部集成電路 （IIC） 協(xié)議的初學(xué)者們提供了有關(guān)該協(xié)議基礎(chǔ)知識(shí)和編程序列的詳細(xì)解釋。
在本篇博文中，我們將探討有關(guān) AXI IIC 和 PS IIC 的自調(diào)試技巧。
PS IIC 編程序列調(diào)試：
控制器設(shè)置為 “主發(fā)射器 （Mastertransmitter）”。
在 Zynq-7000/Zynq UltraScale+ 器件中啟用 PS IIC。確保 SCL 頻率配置為 100 kHz 或 400 kHz。
設(shè)置主發(fā)射器控制器的控制寄存器。
檢查中斷是否已清除，并且已配置實(shí)際 SCL 的時(shí)鐘分頻器。
要測(cè)試與從設(shè)備的通信，請(qǐng)將從地址寫入 PS I2C 地址寄存器 （I2C_Address），然后將數(shù)據(jù)寫入 I2C_data_reg
HOLD 位應(yīng)根據(jù)數(shù)據(jù)大小來處理。當(dāng)數(shù)據(jù)大小小于 FIFO 深度時(shí)，請(qǐng)清除 HOLD 位以終止事務(wù)傳輸，并生成 STOP 位。
在中斷使能寄存器 （IER） 中使能 NACK 中斷后，即可通過 ISR 來監(jiān)控從設(shè)備應(yīng)答 （ACK）。
驗(yàn)證 ISR 中的 COMP 標(biāo)記位已置位。這樣即可確認(rèn)數(shù)據(jù)傳輸成功。
如果主傳輸不成功，用戶可使用以下步驟進(jìn)行調(diào)試：
確保控制寄存器中的配置正確無誤
檢查 ISR 中的 NACK 位，以確認(rèn)從設(shè)備的響應(yīng)
按上述方式謹(jǐn)慎處理 HOLD 位。否則，將導(dǎo)致 SCL 下拉直至超時(shí)為止
監(jiān)控狀態(tài)寄存器中的 TXDV 位，檢查是否有任何暫掛數(shù)據(jù)正在等待傳輸
狀態(tài)寄存器中的“總線繁忙 （Bus busy）”位或 BA 位將有助于您了解數(shù)據(jù)傳輸期間的總線狀態(tài)。
控制器設(shè)置為 “主接收器 （Masterreceiver）”
與對(duì)應(yīng)主發(fā)射器的步驟 1 相同，在 Zynq-7000/Zynq UltraScale+ 器件中啟用 PS IIC。確保 SCL 頻率配置為 100 kHz 或 400 kHz。
使用軟件應(yīng)用來設(shè)置主接收器控制器的控制寄存器。
與對(duì)應(yīng)主發(fā)射器的步驟 3 相同，檢查中斷是否已清除，并且已配置實(shí)際 SCL 的時(shí)鐘分頻器。
將讀取數(shù)據(jù)計(jì)數(shù)填入 PS IIC 的傳輸大小寄存器。如果傳輸大小大于 FIFO 深度，則啟用 HOLD 位。
將地址寫入從地址寄存器
等待數(shù)據(jù)接收完成，可通過檢查狀態(tài)寄存器的 RXDV 位來確認(rèn)。
如果 RXDV = 0 且 ISR 中有任意中斷位處于置位狀態(tài)，則停止傳輸并報(bào)告錯(cuò)誤。
同樣，如果 RXDV = 1 且 ISR 中有任意中斷位處于置位狀態(tài)，則停止傳輸并報(bào)告錯(cuò)誤。
如果 RXDV=1 且未報(bào)告任何錯(cuò)誤，則從 FIFO 讀取數(shù)據(jù)，直至狀態(tài)變?yōu)?RXDV=1 為止。如果尚未完成接收的剩余數(shù)據(jù)（來自從設(shè)備）小于 FIFO 深度，則清除 HOLD 位。
等待 ISR 中的 COMP 位變?yōu)橹梦粻顟B(tài)以完成傳輸。
以上對(duì)應(yīng)編程序列的調(diào)試步驟適用于默認(rèn)輪詢方法。
如果對(duì)主接收器使用中斷方法，則存在如下差異：
您需要在數(shù)據(jù)傳輸前啟用中斷
無需監(jiān)控 RXDV 位，而需檢查 ISR 中的 DATA 位。
常見問題解答
在 IIS 中，何謂“超時(shí)”？
如果在任何時(shí)間點(diǎn)上，主設(shè)備或接入的從設(shè)備將 SCL 時(shí)鐘信號(hào)置于低位，且時(shí)間超過超時(shí)寄存器中指定的時(shí)間段，則會(huì)生成 [TO] 中斷位以避免出現(xiàn)停滯狀況。
如何將 PS IIC 復(fù)位？
寄存器 RST_LPD_IOU2 位 9 和 10 用于復(fù)位控制器
支持哪些模式？
主設(shè)備模式、從設(shè)備模式以及多重主設(shè)備模式。
注：在多重主設(shè)備模式下，所有主設(shè)備中的 SCL 頻率需保持相同。
支持哪些頻率？
僅支持 100 kHz 和 400 kHz。
用戶如何檢查總線錯(cuò)誤？
在 ISR 寄存器中，監(jiān)控總線上是否存在 ARB_LOST、NACK、RX_OVF 和 RX_UNF 錯(cuò)誤。
如何區(qū)分 DATA 標(biāo)記與 COMP 標(biāo)記？
在 ISR 寄存器中，對(duì)應(yīng)每讀取 14 字節(jié)數(shù)據(jù)，DATA 位就有一個(gè)觸發(fā)器，而 COMP 位則用于指示傳輸完成。
PS IIC 遵循何種規(guī)范？
NXP 規(guī)范UM10204
支持的最大數(shù)據(jù)發(fā)射率是多少？
255 個(gè)字節(jié)
AXI IIC 編程序列調(diào)試：
用戶可以使用以下讀寫操作來調(diào)試 AXI IIC IP，以了解協(xié)議是否正常工作。
快速獲取結(jié)果的首選選項(xiàng)是使用“動(dòng)態(tài)”編程進(jìn)行調(diào)試。
動(dòng)態(tài)讀取操作：
此操作的最終目的是從從設(shè)備中讀取單一寄存器，以證明主從設(shè)備的功能是否正常。
使用寫入操作將 START + 從設(shè)備地址一起寫入 TX FIFO
將從設(shè)備的子寄存器地址寫入 TX FIFO
使用讀取操作將 RE-START + 從設(shè)備地址一起寫入 TX FIFO
將 STOP + 要從從設(shè)備讀取的字節(jié)數(shù)一起寫入 TX FIFO
使用控制寄存器來啟用控制器
輪詢 RX_FIFO_EMPTY 的狀態(tài)寄存器，以查看數(shù)據(jù)接收狀態(tài)（如果 RX_FIFO = 0，則數(shù)據(jù)已進(jìn)入接收 FIFO 內(nèi)）
如果 RX FIFO 中無數(shù)據(jù)，且 RX_FIFO_EMPTY 為 1，則可遵循以下步驟來了解問題：
如果由于從設(shè)備不響應(yīng)而導(dǎo)致無法接收數(shù)據(jù)，那么原因可能是指定地址不存在任何從設(shè)備。請(qǐng)復(fù)查從設(shè)備地址是否正確。
如果您確認(rèn)從設(shè)備地址正確無誤，請(qǐng)?zhí)綔y(cè) SCL/SDA 以了解是否正在從從設(shè)備生成 ACK。
如果有來自從設(shè)備的 ACK，請(qǐng)以相同方式檢查子寄存器，以對(duì)通信進(jìn)行調(diào)試。
檢查 TX_FIFO_Empty 標(biāo)記，確認(rèn)是否所有數(shù)據(jù)都已完成發(fā)射。
如果步驟 6 中未發(fā)現(xiàn)任何問題，則表示您可從從設(shè)備接收數(shù)據(jù)，請(qǐng)檢查是否已建立通信。
動(dòng)態(tài)寫入操作：
使用寫入操作將 START + 從設(shè)備地址一起寫入 TX FIFO
將從設(shè)備的子寄存器地址寫入 TX FIFO
將除最后一個(gè)字節(jié)外的所有數(shù)據(jù)字節(jié)都寫入 TX FIFO
將 STOP + 最后一個(gè)數(shù)據(jù)字節(jié)寫入 TX FIFO
使用控制寄存器來啟用控制器
輪詢 TX_FIFO_EMPTY 的狀態(tài)寄存器，以判定數(shù)據(jù)發(fā)射狀態(tài)（TX_FIFO_Empty = 1 表示數(shù)據(jù)發(fā)射已完成）。
如果用戶想要檢查寫入操作是否正確，可通過以下步驟來進(jìn)行調(diào)試：
請(qǐng)檢查發(fā)射占用寄存器，確認(rèn)是否已發(fā)射所有數(shù)據(jù)。
用戶還可以執(zhí)行上述讀取操作以便通過讀取和驗(yàn)證數(shù)據(jù)來交叉驗(yàn)證寫入操作。
如果有來自從設(shè)備的 ACK，還請(qǐng)以相同方式檢查子寄存器，以對(duì)通信進(jìn)行調(diào)試。
檢查 TX_FIFO_Empty 標(biāo)記，確認(rèn)是否所有數(shù)據(jù)都已完成發(fā)射。
如果步驟 6 中未發(fā)現(xiàn)任何問題，則表示您可將數(shù)據(jù)寫入從設(shè)備，請(qǐng)檢查是否已建立通信。
如何開始進(jìn)行基本設(shè)計(jì)測(cè)試？
邏輯測(cè)試用例：
從 PS-IIC 訪問 EEPROM - 用戶可參閱代碼示例以測(cè)試如何通過 PS IIC 控制器訪問從設(shè)備。
針對(duì)從設(shè)備的低級(jí) AXI IIC 寄存器訪問 - 用戶可使用隨附的代碼示例來測(cè)試 AXI IIC 控制器的基本功能。
從 AXI-IIC 訪問 EEPROM - 用戶可參閱代碼示例以測(cè)試如何通過 AXI IIC 控制器訪問從設(shè)備。
Linux 測(cè)試用例：
從PS-IIC 訪問 EEPROM
請(qǐng)參閱 Wiki 頁面
https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18842160/Cadence+I2C+Driver
以獲取 PS IIC 內(nèi)核配置、設(shè)備樹節(jié)點(diǎn)和可用的用戶應(yīng)用示例。
從 AXI-IIC 訪問 EEPROM
請(qǐng)參閱 Wiki 頁面
https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841974/Linux+I2C+Driver
以獲取 AXI IIC 內(nèi)核配置、設(shè)備樹節(jié)點(diǎn)和可用的 sysfs 示例。
時(shí)鐘拉伸
IIC 設(shè)備可以通過拉伸 SCL 來延緩?fù)ㄐ拧Ｔ?SCL 低位狀態(tài)下，總線上的任何 IIC 主設(shè)備或從設(shè)備均可額外下拉 SCL 以防止其重新拉高，使其能夠降低 SCL 時(shí)鐘速率或者將 IIC 通信停止一段時(shí)間。
如何使用 AXI-IIC 來測(cè)試時(shí)鐘拉伸
測(cè)試用例的目的是生成時(shí)鐘拉伸機(jī)制。
簡單硬件設(shè)計(jì)示例如下：
創(chuàng)建含 2 個(gè) AXI-IIC IP 實(shí)例的 Vivado 硬件設(shè)計(jì)
在此測(cè)試用例中，2 個(gè) IP 的輸出頻率相同。
每個(gè) AXI IIC IP 的 SCL 和 SDA 都應(yīng)在外部環(huán)回，即 SCL0 到 SCL1 且 SDA0 到 SDA1。
設(shè)計(jì)就緒后，您就可以導(dǎo)出到 SDK 并包含以下附件中的源代碼。
注：隨附的模塊框圖和源代碼示例已在 ZCU102 板上經(jīng)過測(cè)試。用戶可以在自己的定制板上利用此測(cè)試用例，也可將其移植到 ViTIs。
如何為賽靈思 IIC 控制器選擇從設(shè)備？
AXI IIC 和 PS IIC 控制器都符合 NXP IIC 總線規(guī)范。用戶必須確保其選擇使用的從設(shè)備的時(shí)序參數(shù)與UM10204 的第 48 頁上的“表 10”中的參數(shù)相同。
SDA 和 SCL 總線行的時(shí)序參數(shù)
注： PS IIC 不支持 Fast-mode Plus。
更多信息可以來這里獲取==>>電子技術(shù)應(yīng)用-AET<<
