上個月，DARPA對外公布了一項名為SAHARA（Structured Array Hardware for Automatically Realized Applications ）的項目。按照DARPA的說法，該項目的目的以應(yīng)對阻礙國防系統(tǒng)定制芯片安全開發(fā)的挑戰(zhàn)。

　　DARPA在新聞稿中指出，SAHARA是一項重要計劃，旨在支持國防部研究與工程部副部長USD（R＆E）領(lǐng)導(dǎo)的國防部（DoD）微電子學(xué)路線圖，以定義，量化和標(biāo)準(zhǔn)化安全性，同時加強(qiáng)國內(nèi)半導(dǎo)體制造。快速確保商業(yè)微電子原型（RAMP-C）和最新的異構(gòu)集成原型（SHIP）項目也是DoD路線圖不可或缺的部分。

　　他們表示，盡管FPGA在當(dāng)今的軍事應(yīng)用中得到了廣泛的應(yīng)用，但是結(jié)構(gòu)化ASIC可以提供更高的性能和更低的功耗，這使其成為國防電子系統(tǒng)的高效替代品。但是，手動將FPGA轉(zhuǎn)換為結(jié)構(gòu)化ASIC是一個復(fù)雜，漫長且成本高昂的過程，因此很難以國防部應(yīng)用所需的定制芯片數(shù)量來證明經(jīng)濟(jì)負(fù)擔(dān)。

　　此外，當(dāng)前的轉(zhuǎn)換過程沒有解決設(shè)計安全性的考慮。為了顯著縮短設(shè)計過程，降低相關(guān)工程成本并增強(qiáng)芯片安全性，DARPA將與英特爾團(tuán)隊合作，致力于實現(xiàn)FPGA功能的自動化轉(zhuǎn)換過程，同時增加獨特的芯片保護(hù)以應(yīng)對供應(yīng)鏈安全威脅。

　　DARPA Microsystems的項目經(jīng)理Serge Leef表示：“ SAHARA的目標(biāo)是通過自動執(zhí)行FPGA到結(jié)構(gòu)化ASIC的轉(zhuǎn)換，將設(shè)計時間減少60％，工程成本減少10倍，功耗減少50％。”

　　微電子學(xué)的布雷特·漢密爾頓（Brett Hamilton）表示，結(jié)構(gòu)化的ASIC平臺和方法，以及在SHIP中開發(fā)的先進(jìn)封裝技術(shù)，將使美國國防部能夠更快，更經(jīng)濟(jì)地開發(fā)和部署先進(jìn)的微電子系統(tǒng)。

　　而根據(jù)我們對英特爾的了解，他們已經(jīng)生產(chǎn)了“ eASIC”設(shè)備——結(jié)構(gòu)化ASIC，這是FPGA和標(biāo)準(zhǔn)單元ASIC之間的中間技術(shù)。與FPGA相比，它們具有更低的單位成本和更低的功耗。英特爾在公告中說，與標(biāo)準(zhǔn)單元ASIC相比，它們的設(shè)計成本更低，上市時間更快。英特爾及其合作伙伴計劃使當(dāng)前和未來FPGA的轉(zhuǎn)換過程自動化。

　　按照Serge Leef的介紹，結(jié)構(gòu)化ASIC定制了兩層或三層，這些層是從用戶的設(shè)計派生而來的。現(xiàn)在，英特爾的體系結(jié)構(gòu)并不完全類似于門陣列，但是原理相似。

　　他進(jìn)一步指出，與FPGA不同（這就是為什么它們吸引DoD設(shè)計者的原因），結(jié)構(gòu)化ASIC（和ASIC）的缺點是它們可以向制造商透露設(shè)計信息，為可能的克隆，偽造和逆向工程打開了方便之門。相比之下，F(xiàn)PGA更加安全，它們在制造時不包含任何設(shè)計信息。芯片交付后，設(shè)計信息將插入到FPGA中。這也就是為什么雙方還將在芯片增加獨特的保護(hù)，希望能夠阻止逆向工程和假冒的攻擊。

　　DARPA說：“研究團(tuán)隊旨在開發(fā)新穎的芯片保護(hù)技術(shù)，并采用驗證，確認(rèn)和紅色團(tuán)隊來對所采取的措施進(jìn)行壓力測試。” “一旦該方案得到證明，預(yù)計該對策將被整合到英特爾的結(jié)構(gòu)化ASIC設(shè)計流程中。”

　　值得一提的，該方案更多的設(shè)計流程將在美國境內(nèi)進(jìn)行，因為DARPA表示：“英特爾旨在在其10納米工藝上建立結(jié)構(gòu)化ASIC的國內(nèi)制造能力。”