長期以來，我們看到的芯片通常是通過一套工藝在一個晶圓上完成的。以SoC（System on Chip）芯片為例，蘋果最新手機使用的A12芯片集成了6核CPU、4核GPU、8核神經網絡處理器，還有ISP、二級緩存、I/O等模塊，整個芯片由臺積電的7nm工藝制造而成。
那么，我們是否可能像搭積木一樣，將不同工藝的芯片模塊組裝在一起來造芯片呢？這種芯片有哪些優勢？該技術給芯片設計、工具、制造和封測帶來哪些挑戰？對未來產業有何影響？目前國內外企業又發展如何？本文依次給出答案。
“即插即用”的Chiplet模式
搭積木造芯片的模式名叫Chiplet（直譯為小芯片），它是一類滿足特定功能的die，我們稱它為模塊芯片。Chiplet模式是通過die-to-die內部互聯技術將多個模塊芯片與底層基礎芯片封裝在一起，構成多功能的異構System in Packages（SiPs）芯片的模式。
圖1. DARPA關于Chiplet模式的愿景
圖片來源：DARPA
Chiplet模式的玩家希望構建一個生態系統，這里有一個豐富的模塊芯片庫可供選擇，集成商根據需求設計芯片架構，自由選擇模塊芯片交給制造商進行制造和封裝。
與傳統制造流程不同的是，集成商不再是購買IP，而是采購滿足整體芯片架構的、即插即用的die，這樣的die在工藝上不受其他模塊的約束，工藝選擇靈活，可以是邏輯的芯片，也可以是模擬芯片。
理論上講，這種技術是一種短周期、低成本的集成第三方芯片（例如I/O、存儲芯片、NPU等）的技術。
延續摩爾定律的新路徑
Chiplet模式并不是新概念，上世紀八十年代工業界提出的multi-chip modules（MCMs）技術中就有涉及。在MCMs中，多個die被連接成模塊，這些MCMs被用于大型機等高端系統中。
2017年，美國DARPA（Defense Advanced Research Projects Agency）再次將該技術引入大眾視野。其在“電子復興計劃”中規劃了名為“通用異構集成和IP重用戰略”（Common Heterogeneous Integration and IP Reuse Strategies，CHIPS）的Chiplet項目，參與方包括英特爾、美光、Cadence、Synopsys多類型企業等。
Chiplet模式的再次受重視，源于被寄希望于解決當前芯片技術發展三個問題：
依賴器件尺寸縮減延續到摩爾定律難以為繼。2018年，全球晶圓與聯電相繼退出7nm芯片制造戰場。如今只有臺積電和三星兩家企業保持競爭。臺積電2018年實現7nm量產，3nm預計2022-2023年量產。三星的7nm制程預計2019年底量產，3nm預計2021年量產。英特爾如今依然主打14nm工藝，10nm工藝2019年有望問世。在3nm環柵技術上，依賴尺寸縮減的摩爾定律可能將來到盡頭。
圖2. 先進工藝節點
圖片來源：三星，華夏幸福產業研究院
先進制程芯片的設計成本大幅增加。芯片設計成本包括EDA軟件、相關硬件、IP采購、芯片驗證與流片和人力成本等。IBS數據顯示，22nm制程之后每代技術設計成本增加均超過50%。設計一顆28nm芯片成本約為5000萬美元，而7nm芯片則需要3億美元，3nm的設計成本可能達到15億美元。
圖3. 先進制程下芯片設計成本大幅升級
數據來源：International Business Strategies，華夏幸福產業研究院
市場對高性能、多樣化芯片有巨大需求。在未來社會智能化趨勢下，大量模擬信號數據（圖片、視頻、聲音、溫度等）需要被高效的收集、處理，并作出決策。在當前AI算法框架下，一類場景即對應一類算法，也對應一類芯片（推理）。考慮芯片出貨量難放量和高設計與流片成本問題，目前的芯片制造技術無法滿足市場需求。
Chiplet技術有望在這樣的背景下延續摩爾定律，以更快的速度、更低的成本，研制生產出更高性能的芯片產品，滿足快速發展的智能經濟、智能社會對新技術、新產品的需求。
Chiplet模式的優勢
Chiplet模式的核心功能在于多功能模塊的集成，技術優勢主要是相對于SoC芯片和基于PCB板的集成技術，長期發展有望給現有半導體產業鏈和商業模式帶來變革。其優勢可總結為以下幾個方面。
和基于PCB的集成技術的優缺點
數據來源：Semico Research，華夏幸福產業研究院
功能模塊選擇更靈活。通過die-to-die連接技術，對連接到底層邏輯芯片的模塊芯片原則上沒有限制。例如各類AI加速模塊、GPU、ISP、DSP、存儲模塊、I/O模塊等。這些模塊可以考慮特點，選擇性價比最高的工藝節點進行制造，進一步提升Chiplet的靈活性。
拓展集成空間，提高集成度。Chiplet芯片一般采用3D集成方案，減小了芯片面積，擴展了空間。這有利于滿足市場對AI芯片算力提升和成本降低的需求。
拓展系統優化空間。功能模塊的3D互聯給計算系統的架構設計既帶來挑戰，也帶來更多優化空間。以AI芯片的應用為例，memory wall是核心瓶頸。對于云端AI加速場景，Host CPU和AI加速芯片的互聯以及多片AI加速芯片間的互聯，目前主要通過PCIe、NvLink或者直接用SerDes等。如果采用Chiplet技術實現片上互聯，帶寬、延時和功耗都會有巨大的改善。
催生新商業模式。若代工技術成熟，Chiplet可能在產業鏈中催生兩種新角色，一種是Chiplet模塊芯片供應商，一種是使用模塊芯片的系統集成商。目前的AI芯片廠商，有的以供應IP或外接加速芯片為主，有的做集成AI加速功能的SoC芯片。對于前者，進化為Chiplet模塊芯片供應商是個很好的選擇。后者則可直接做模塊芯片的系統集成商，這樣能夠極大縮短芯片開發時間。目前在IoT領域已有這樣的供應商和集成商出現。
Chiplet模式給快速、低成本開發復雜功能的高性能芯片提供了一種可能。特別適用于中小企業開發應用于“小出貨量場景”的芯片，也適用于一些“性能優先”的開發項目。
發展Chiplet的挑戰
Chiplet模式的發展核心在于構建一個豐富的模塊芯片庫，使它們可以被自由選擇，通過先進封裝技術集成為復雜的異構系統。其發展目前主要面臨四方面挑戰。
互聯標準。首先，設計這樣一個異構集成系統需要統一的標準，即die-to-die數據互聯標準。為此，英特爾首先提出了高級接口總線（Advanced Interface Bus，AIB）標準。在DARPA的CHIPS項目中，英特爾將AIB標準開放給項目中的企業使用。AIB是一種時鐘轉發并行數據傳輸機制，類似于DDR DRAM接口。目前，英特爾免費提供AIB接口許可，以支持廣泛的Chiplet生態系統，包括設計方法或服務供應商、代工廠、封裝廠和系統供應商。此舉將加速AIB標準的快速普及，有望在未來成為類似ARM的AMBA總線的業界標準。
圖5. 使用AIB標準的SiP芯片
圖片來源：英特爾
封裝技術。將多個模塊芯片集成在一個SiP中需要高密度的內部互連線。可能的方案有硅interposers技術、硅橋技術和高密度Fan-Out技術，不論采取那種技術，互連線（微凸）尺寸都將變得更小，這要求互連線做到100%的無缺陷。因為互聯缺陷可能導致整個SiP芯片不工作。
圖6. 用于TSV互聯的銅微凸點（micro bumps）顯微圖
圖片來源：3DInCites
測試技術。作為一個復雜的異構集成系統，保證SiPs芯片功能正常比SoC更困難。SoC芯片通常需要采購IP，而目前關于IP的重用方法中，IP的測試和驗證已經很成熟，可以保證IP接入系統沒有問題。采用Chiplet模式的SiPs芯片則不同，它采購或使用的是制造好的die，即模塊芯片。這對單個die的良率要求非常高，因為在SiPs中一個die的功能影響了整體性能，一旦出了問題損失巨大。同時在die設計中還需要植入滿足SiPs芯片的測試協議。而對于SiPs芯片，由于管腳有限，如何單獨測試每個die的性能和整體SiP的性能也是一個難點。
開發工具。上面提到的三個技術挑戰，都需要軟件工具的支持，對于EDA工具帶來巨大的需求。例如在芯片設計中，30%-40%的成本是工具軟件。DARPA的 CHIPS項目中一個工作重點就是設計工具。Chiplet技術需要EDA工具從架構探索，到芯片實現，甚至到物理設計提供全面支持。
產業機遇：Chiplet系統集成和模塊芯片設計
從上面Chiplet模式發展的挑戰看，產業機遇集中在芯片制造技術、封裝測試技術和EDA工具技術。這些都是制造積木的手段，而設計什么樣的積木和積木組合則有更加巨大的市場空間，即Chiplet系統集成和模塊芯片設計。
產業發展早期，技術突破有望催生新增長點。如前文提到的封裝與測試技術、EDA工具和互聯標準都沒有完善。此時以英特爾為代表的IDM企業有較大優勢。IDM廠產業鏈完整的，研發投入大，可以集中突破封測技術和芯片設計。在DARPA的CHIPS項目中，也集中發展了EDA工具和集成標準，這無疑將加速產業成熟。
系統集成的市場空間更大。基于Chiplet模式的芯片在技術上優勢明顯，架構設計靈活，設計周期短，設計風險低，芯片集成度高，加工成本低。SoC芯片廠商有動力切入Chiplet芯片系統集成。此外，目前越來越多的制造業企業在自研芯片。Chiplet模式適用于小批量生產，開發成本低，研制周期短。對于新進入者，尤其是配套自用的企業，這無疑具有很大的吸引力。
垂直領域，模塊芯片設計與系統集成可協同發展。隨著垂直領域智能化需求的持續增加，針對某項應用的專用芯片與高性能邏輯芯片、存儲芯片協同工作成為主流，這是Chiplet模式發展的基礎。因而，傳統專攻垂直領域計算芯片廠商轉行開發Chiplet芯片有著巨大優勢。
AI芯片適用于Chiplet模式。在現有算法框架下，AI芯片就是一類專用芯片，在Chiplet模式下，與邏輯、存儲芯片共存是非常適于AI芯片的工作方式。例如目前新興的存內計算和光子計算（模擬計算方案），這些芯片的制備通常在較低的工藝節點上，與提倡高集成度的邏輯和存儲芯片集成成為難點，采用Chiplet模式則對工藝節點則沒有要求。
頭部企業發展現狀
目前，Chiplet模式還處于發展早期，主要圍繞DARPA的CHIPS項目發展。在CHIPS項目中，有制造封測企業如英特爾、Northrop、Micorss等，還有模塊芯片開發企業和高校如Ferric、Jariet、鎂光、Synopsys和密西根大學，以及EDA工具開發企業和高校如Candence和佐治亞理工。
下面，我們介紹IDM大廠英特爾和一家中資企業極戈科技的發展。前者有先進的封裝技術和集成標準，后者采用Chiplet模式極大地縮短了物聯網芯片的研發周期。
01. IDM廠：Intel，3D封裝技術和AIB集成標準
英特爾是國際芯片設計、制造和封測的領先企業，擁有完整的產業鏈和超高的研發實力。它們將Chiplet模式當作延續摩爾定律的首要手段。2018年12月，英特爾推出了業界首個3D邏輯芯片集成技術——Foveros。
圖7. 英特爾的2D和3D封裝技術使芯片設計更靈活
圖片來源：英特爾
該技術整合了其早前提出的2D封裝技術——嵌入式多裸晶互聯橋，可以將多個IP的模塊芯片靈活組合。例如I/O、SRAM等電路對先進制程沒有要求，可以用低制程加工在基礎芯片上。而邏輯芯片、GPU等邏輯電路，先進制程可以提供更好的性能和更低的功耗，可以加工成模塊芯片，堆疊在基礎芯片上。
圖8. 英特爾 3D封裝技術示意圖
圖片來源：英特爾
Foveros結合EMIB可以滿足各種不同應用、功率范圍和外形尺寸的需求，提供低成本、高性能芯片選擇。英特爾預計將于2019年下半年推出一系列采用Foveros技術的產品。首款Foveros產品將整合高性能10nm模塊芯片和低功耗的22nm基礎晶片。
英特爾還是DARPA CHIPS項目的主要參與者之一，其免費提供AIB接口許可，這將有利于催生更多的Chiplet和系統集成企業。
02.系統集成企業：極戈科技
極戈科技（zGlue）2014年成立于美國硅谷，2017年進入中國。創始人張銘畢業于北京大學，在UIUC獲得碩士與博士學位。曾在英特爾和三星工作。
極戈科技主打快速芯片設計和制造，通過獨特的電路設計+封裝+ SDK+算法，能夠將物聯網芯片的設計制造流程從超過1年壓縮到2-4周。
極戈科技利用SaaS的模式提供芯片設計方案，也采用2.5D/3D封裝技術。基礎芯片是極戈開發的硅基芯片，上層是第三方的模塊芯片，包括傳感器、通訊、存儲等，從而低成本、高速度地實現小體積，低功耗的系統集成。
圖9. 來自極戈的ZiP芯片
圖片來源：極戈科技
目前，極戈的產品主要用于藍牙、NB-IoT、WiFi和可穿戴產品中，有超過100款模塊化芯片產品可供選擇。
2019年1月底，極戈科技攜手臺積電和日月光，推出業界首個3D IC定制服務——快速制造項目。據稱，該計劃可以將一年的設計和生產時間縮短到一個月，把幾百萬美元的開發成本降低至幾千美元。
圖10. 極戈科技的ZiP集成平臺的技術優勢
圖片來源：極戈科技
結語
Chiplet模式的發展還有很長的路要走，它既是一次技術升級，包括封裝測試技術、EDA工具、芯片架構設計等，也可能帶來一次對傳統半導體產業鏈的重構。我們有理由相信，隨著越來越多的企業進入，Chiplet系統集成和模塊芯片設計行業將會得到快速發展，受益于時間和成本，AI、AIoT等智能產業的發展進程也將加速。