chinaaet.com/tags/UltraSoC" title="UltraSoC" target="_blank">UltraSoC將在ARM TechCon 2017上介紹一致性設計方案

　　英國劍橋，2017年8月22日

　　領先的嵌入式分析技術開發商UltraSoC日前宣布：全面推出用于ARM最近發布的AMBA 5 Coherent Hub Interface (CHI) Issue B規范的整套調試和監測知識產權（IP）產品。CHI Issue B是ARM最先進的總線規范，支持復雜的系統級芯片（SoC）設計，UltraSoC提供的監測與調試產品是唯一能夠滿足使用CHI Issue B規范的設計人員需求的產品。

　　作為一種半導體IP產品，UltraSoC的監測與調試解決方案可為基于CHI Issue B規范的下一代一致性緩存SoC設計提供可靠的測試并幫助解決問題，從而使客戶能夠受益于CHI Issue B規范的增強功能，增強其安全性、數據吞吐量和延遲。處理一致性問題對于復雜系統的設計人員正變得越來越重要，因而UltraSoC被選為今年ARM TechCon大會上該話題的發言人，該項活動將于2017年10月24-26日在Santa Clara會議中心舉行。

　　通過為CHI Issue B提供支持，UltraSoC延續了提供功能豐富的系統級監測與調試解決方案這一路線，其解決方案的性能遠遠超過諸如ARM的CoreSight等供應商特有系統。設計人員能夠采用UltraSoC的產品來作為一種“全面覆蓋”，從而可以獲得其傳統調試系統沒有提供的功能，或者能夠選用UltraSoC來完全代替這些系統。這種整體性的調試方式在多核設計中尤其大有裨益，因為UltraSoC提供了對所有常見的不同CPU架構的支持，并支持諸如RISC-V這樣的開源處理器平臺。

　　“CHI是一種越來越重要的協議，可為SoC的片上內聯網絡提供關鍵性能；但是它也是一種在設計中極具挑戰性的標準，特別是在推出Issue B這一新版本后。”UltraSoC首席技術官GadgePanesar表示。“簡單的統計數字性能是有用的，但是還遠遠不夠；這就需要像UltraSoC這樣專注于監測與調試的團隊，為此推出一種解決方案來提供支持。這是ARM生態體系能夠提供的巨大能量，即客戶可以通過選擇UltraSoC這樣的第三方解決方案提供商，利用其專業能力來幫助設計人員快速而便捷地立即解決諸如一致性設計這樣的問題。”

　　現代的SoC，特別是那些應用于高度復雜的數據中心、企業級IT系統或者汽車應用中的芯片，依賴于完美無瑕的、高效的、帶有片上網絡匯集中心的內部互聯技術。AMBA 5 CHI規范的開發理念，就是為了確保這種內部互聯不會因流量和系統復雜度提升而成為一種瓶頸。設計人員能夠根據功耗、性能和芯片面積要求，來選擇如何實現CHI。但是在這些SoC設計與系統選擇中，往往存在可能影響系統性能的各種潛在問題，例如與緩存一致性相關的流量問題等等。通過使用UltraSoC針對CHI Issue B開發的監測IP，這些復雜SoC的設計人員能夠快速檢查性能，同時診斷和預測這類問題。

　　CHI Issue B規范集成了一系列可直接用于改善延遲和吞吐量的重大更新，其中兩項最重大的提升分別是遠原子操作和緩存隱藏。遠原子操作支持內部互聯實現對共享數據的高頻率更新；緩存隱藏是為了實現低延遲通道，而支持加速器或者輸入輸出器件在一個CPU緩存中隱藏關鍵數據。如希望了解更多全新AMBA 5 CHI Issue B規范、原子操作和緩存隱藏等方面的信息，以及了解諸如直接數據傳輸等其他性能提升，請訪問ARM公司的博客。

　　UltraSoC在去年就發布了針對早先的（Issue A）AMBA 5 CHI NoC規范的業界首款監測與調試IP產品，為片上內部互聯擴展了其協議感知監測器產品系列，并可同時支持NoC聯網網絡的調試與微調。自那時起，UltraSoC與多家領先的客戶密切合作，開發出了可以用于驗證協議客制化實現方式的CHI Issue B解決方案，以加速芯片設計的整體集成，并可調節NoC來將總線的開銷降到最低。