IC產(chǎn)業(yè)分為3個(gè)環(huán)節(jié)：IC設(shè)計(jì)、IC制造、IC封裝，相信大家對(duì)這幾個(gè)名詞并不陌生，可要是談到各個(gè)環(huán)節(jié)的具體流程，了解的人就不多了吧！那么問(wèn)題來(lái)了，如何在專業(yè)人士面前顯示自己“很專業(yè)”呢？請(qǐng)往下看……
半導(dǎo)體產(chǎn)業(yè)鏈一圖概覽
這些專業(yè)名詞看著確實(shí)很復(fù)雜，不要心急，芯師爺來(lái)為大家一步步解讀：
IC設(shè)計(jì)
要談IC設(shè)計(jì)的流程，首先得搞清楚IC和IC設(shè)計(jì)的分類。
IC從用途上可以分為兩大類：
通用IC：如CPU、DRAM/SRAM、接口芯片等。
專用IC（ASIC）：全稱 Application Specific Integrated Circuit，ASIC是特定用途的IC。
從結(jié)構(gòu)上可以分為三類：
數(shù)字IC。
模擬IC。
數(shù)模混合IC：SOC（System On Chip）將會(huì)成為IC設(shè)計(jì)的主流。
IC設(shè)計(jì)可以分為三類：
全定制（full custom）：全定制設(shè)計(jì)方法是指基于晶體管級(jí)，所有器件和互連版圖都用手工生成的設(shè)計(jì)方法，這種方法比較適合大批量生產(chǎn)、要求集成度高、速度快、面積小、功耗低的通用IC或ASIC。
半定制（Semi-custom）：基于門(mén)陣列（gate-array）和標(biāo)準(zhǔn)單元（standard-cell）的半定制設(shè)計(jì)由于其成本低、周期短、芯片利用率低而適合于小批量、速度快的芯片。
基于可編程器件的IC設(shè)計(jì)：是基于PLD或FPGA器件的IC設(shè)計(jì)模式，是一種“快速原型設(shè)計(jì)”，因其易用性和可編程性受到對(duì)IC制造工藝不甚熟悉的系統(tǒng)集成用戶的歡迎，最大的特點(diǎn)就是只需懂得硬件描述語(yǔ)言就可以使用EDA工具寫(xiě)入芯片功能。
IC設(shè)計(jì)采用工藝：
雙極型（bipolar）：硅（Si）基半導(dǎo)體工藝中的雙極型器件功耗大、集成度相對(duì)低，在近年隨亞微米深亞微米工藝的的迅速發(fā)展，在速度上對(duì)MOS管已不具優(yōu)勢(shì)，因而很快被集成度高，功耗低、抗干擾能力強(qiáng)的MOS管所替代。
MOS：MOSFET工藝又可分為NMOS、PMOS和CMOS三種；其中CMOS工藝發(fā)展已經(jīng)十分成熟，占據(jù)IC市場(chǎng)的絕大部分份額。GaAs器件因?yàn)槠湓诟哳l領(lǐng)域（可以在0.35um下很輕松作到10GHz）如微波IC中的廣泛應(yīng)用，其特殊的工藝也得到了深入研究。而應(yīng)用于視頻采集領(lǐng)域的CCD傳感器雖然也使用IC一樣的平面工藝，但其實(shí)現(xiàn)和標(biāo)準(zhǔn)半導(dǎo)體工藝有很大不同。
其他的特殊工藝：在IC開(kāi)發(fā)中，常常會(huì)根據(jù)項(xiàng)目的要求（Specifications）、經(jīng)費(fèi)和EDA工具以及人力資源、并考慮代工廠的工藝實(shí)際，采用不同的實(shí)現(xiàn)方法。
全定制、半定制和基于FPGA的IC設(shè)計(jì)，這三種方法在EDA工具和流程上都有各自鮮明的特色，下面以全定制為例介紹一下IC設(shè)計(jì)流程：
1. 定義設(shè)計(jì)規(guī)格（Design Specification）
通常設(shè)計(jì)規(guī)格書(shū)給予電路設(shè)計(jì)者以較大的設(shè)計(jì)自由度：如選擇特定的電路拓?fù)浣Y(jié)構(gòu)，特定器件的位置，輸入輸出pin角的位置，MOSFET的寬長(zhǎng)比等。
下面是一個(gè)一個(gè)全加器的規(guī)格說(shuō)明書(shū)：
0.8um雙井CMOS工藝
“加法”“進(jìn)位”的傳遞延時(shí)小于1.2ns
“加法”“進(jìn)位”的轉(zhuǎn)換時(shí)間小于1.2ns
電路面積小于1500平方微米
動(dòng)態(tài)功耗《1mW（VDD=5V，fmax=20MHZ）
2. 繪制電路圖
電路圖繪制工具稱為Schematic Capture（下圖是Virtuoso中的Composer工具），可以提供門(mén)級(jí)和晶體管級(jí)的電路圖繪制功能，該步驟完成后可以生成網(wǎng)表文件供電路仿真之用。
3. 產(chǎn)生子電路或電路單元符號(hào)
在有層次結(jié)構(gòu)（hierarchical）的電路中，使用用戶自定義的電路圖符號(hào)來(lái)代替整個(gè)子電路塊，有利于減少重復(fù)繪制這些頻繁出現(xiàn)的子電路塊，使整個(gè)頂層的電路整潔而有序，避免出現(xiàn)一個(gè)一大片的扁平（flatten）的電路圖。如反相器INV，NOR和NADN等，在設(shè)計(jì)中一般都使用自定義的電路符號(hào)代替，這也是代工廠提供PDK中常用的一個(gè)手法。
4. 電路仿真
這一步將調(diào)用電路仿真器，如HSPICE、SPECTRE、ELDO等來(lái)實(shí)現(xiàn)電路的仿真，用以驗(yàn)證電路的各項(xiàng)電性指標(biāo)是否符合規(guī)格說(shuō)明書(shū)。在集成設(shè)計(jì)環(huán)境中用戶可以通過(guò)配置自由地選擇使用這些仿真器，如在Virtuoso ADE（Analog Design Environment），可以方便地使用HSPICE來(lái)仿真，當(dāng)然前提是生成HSPICE格式的網(wǎng)表。電路仿真需要代工廠提供的元器件庫(kù)（代工廠一般以PDK包提供給客戶，里面包含各種器件的spice模型，technology file，Design rule等）
5. 生成版圖
版圖的生成是至關(guān)重要的一環(huán)，是連接電路設(shè)計(jì)與芯片代工廠的一個(gè)橋梁，版圖不僅反映了電路圖的連接關(guān)系和各種元器件規(guī)格，還反映了芯片的制造過(guò)程和工藝。由電路圖Schematic到版圖繪制一般使用集成開(kāi)發(fā)環(huán)境中的Layout Editor。生成版圖有兩種途徑，一是手工繪制而成（根據(jù)具體的工藝文件-technology file），另一種是自動(dòng)生成（具體可參考Virtuoso Layout，Synopsys的ICWB）。生成的文件格式為GDSII 或CIF，都是國(guó)際流行的標(biāo)準(zhǔn)格式。
6. DRC檢查
DRC——Design Rule Check，版圖生成完成后，還需要進(jìn)行“設(shè)計(jì)規(guī)則檢查”，這是一些由特定的制造工藝水平確定的規(guī)則，如poly-poly contact的最小間距，metal-metal的最小間距和metal的最大寬度等等。這些規(guī)則體現(xiàn)了芯片制造的“良率（即合格率）”和芯片性能的折衷。
7. 寄生參數(shù)提取
當(dāng)版圖的DRC完成之后，需要提取該電路的寄生參數(shù)以用來(lái)比較精確地模擬現(xiàn)實(shí)芯片的工作情形，寄生參數(shù)包含寄生電阻和寄生電容，在高頻電路設(shè)計(jì)中還需要提取寄生的電感。EDA工具主要有StarRC，Calibre，Dracula等。這些寄生參數(shù)一般都簡(jiǎn)化成一個(gè)或多個(gè)lumped R/C/L，“插入”相應(yīng)的電路節(jié)點(diǎn)處，一般都是與電壓無(wú)關(guān)的線性無(wú)源器件。這樣經(jīng)過(guò)寄生參數(shù)提取后生成的網(wǎng)表文件，被稱為“post-layout netlist”。
8.LVS檢查（Layout-versus-Schematic Check）
LVS將比較原來(lái)的電路圖的“拓?fù)渚W(wǎng)絡(luò)”與從版圖提取出來(lái)的拓?fù)浣Y(jié)構(gòu)，并證明二者是完全等價(jià)的。LVS提供了另一個(gè)層次的檢查以保證設(shè)計(jì)的完整性和可靠性——這個(gè)版圖是原來(lái)設(shè)計(jì)的物理實(shí)現(xiàn)。LVS只能保證電路的拓?fù)浣Y(jié)構(gòu)是一致的，并不能保證最后電路的電學(xué)性能一定滿足設(shè)計(jì)規(guī)格書(shū)。典型的LVS錯(cuò)誤為，兩個(gè)晶體管的不當(dāng)連接關(guān)系，或遺漏的連線等。
9. 后仿真
后仿真的輸入是包含原始電路信息以及寄生信息的網(wǎng)表，是最接近真實(shí)電路的網(wǎng)表文件。通過(guò)“后仿真”，可以獲得該設(shè)計(jì)完整真實(shí)的性能：延時(shí)、功耗、邏輯功能、時(shí)序信息等信息，這一過(guò)程也是驗(yàn)證整個(gè)設(shè)計(jì)是否成功的“最后一關(guān)”，若不滿足規(guī)格說(shuō)明書(shū)要求則需要從頭來(lái)過(guò)——從調(diào)整Schematic開(kāi)始重新走完新一輪的設(shè)計(jì)流程。
以上的9個(gè)步驟只能保證該設(shè)計(jì)在simulation的角度是經(jīng)過(guò)“驗(yàn)證了的”，并不保證制造出來(lái)的電路一定和simulation出來(lái)的結(jié)果一致，所以在大規(guī)模投放代工廠制造（又稱“流片”）之前，還需要經(jīng)過(guò)一些小批量的“試流片”，這叫做“硅驗(yàn)證”（silicon verification）。通過(guò)硅驗(yàn)證后的設(shè)計(jì)才是真正成功的設(shè)計(jì)，我們經(jīng)常聽(tīng)說(shuō)的“硬IP”就是指這一類經(jīng)過(guò)硅驗(yàn)證過(guò)的成功的設(shè)計(jì)，“軟IP”通常指的是只是通過(guò)以上9步的EDA工具驗(yàn)證的設(shè)計(jì)。
全球前十大IC設(shè)計(jì)廠商
2016年中國(guó)集成電路設(shè)計(jì)十大企業(yè)
▲圖片來(lái)源：中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)
全球前十大 IC 設(shè)計(jì)業(yè)者 2017 年第一季的營(yíng)收，除了聯(lián)詠科技的營(yíng)收較 2016 年同期微幅滑落，其他大廠皆維持成長(zhǎng)的態(tài)勢(shì)，不難看出今年終端市場(chǎng)如數(shù)據(jù)中心、網(wǎng)通終端產(chǎn)品、網(wǎng)絡(luò)基礎(chǔ)建設(shè)與車用電子等保有成長(zhǎng)動(dòng)能。
從整體排名來(lái)看，全球十家 IC 設(shè)計(jì)大廠，其營(yíng)收表現(xiàn)皆有一定的水準(zhǔn)，網(wǎng)通基礎(chǔ)建設(shè)、數(shù)據(jù)中心與服務(wù)器，皆是現(xiàn)階段帶動(dòng)博通、英偉達(dá)與賽靈思等大廠的營(yíng)收成長(zhǎng)動(dòng)能，而高通與聯(lián)發(fā)科之間的競(jìng)爭(zhēng)，在 Snapdragon 835 逐漸放量之后，兩間公司之間的差距恐將更為明顯。
IC制造
IC制造工藝在之前我們已經(jīng)講過(guò)了，具體可參看下面鏈接：
《“芯”潮澎湃 揭秘集成電路的“廬山真面目”》
IC制造廠商
臺(tái)積電的高分紅值得提一下：
▲臺(tái)積電歷年以來(lái)的分紅殖利率
2016年中國(guó)集成電路制造十大企業(yè)
▲圖片來(lái)源：中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)
IC封裝
IC封裝，就是指把硅片上的電路管腳，用導(dǎo)線接引到外部接頭處，以便與其它器件連接。封裝形式是指安裝半導(dǎo)體集成電路芯片用的外殼。它不僅起著安裝、固定、密封、保護(hù)芯片及增強(qiáng)電熱性能等方面的作用，而且還通過(guò)芯片上的接點(diǎn)用導(dǎo)線連接到封裝外殼的引腳上，這些引腳又通過(guò)印刷電路板上的導(dǎo)線與其他器件相連接，從而實(shí)現(xiàn)內(nèi)部芯片與外部電路的連接。
衡量一個(gè)芯片封裝技術(shù)先進(jìn)與否的重要指標(biāo)是芯片面積與封裝面積之比，這個(gè)比值越接近1越好。封裝時(shí)主要考慮的因素：
芯片面積與封裝面積之比為提高封裝效率，盡量接近1:1；
引腳要盡量短以減少延遲，引腳間的距離盡量遠(yuǎn)，以保證互不干擾，提高性能；
基于散熱的要求，封裝越薄越好。
封裝主要分為DIP雙列直插和SMD貼片封裝兩種。
從結(jié)構(gòu)方面，封裝經(jīng)歷了最早期的晶體管TO（如TO-89、TO92）封裝發(fā)展到了雙列直插封裝，隨后由PHILIP公司開(kāi)發(fā)出了SOP小外型封裝，以后逐漸派生出SOJ（J型引腳小外形封裝）、TSOP（薄小外形封裝）、VSOP（甚小外形封裝）、SSOP（縮小型SOP）、TSSOP（薄的縮小型SOP）及SOT（小外形晶體管）、SOIC（小外形集成電路）等。
從材料介質(zhì)方面，包括金屬、陶瓷、塑料、塑料，目前很多高強(qiáng)度工作條件需求的電路如軍工和宇航級(jí)別仍有大量的金屬封裝。
封裝發(fā)展進(jìn)程：
結(jié)構(gòu)方面：TO－》DIP－》PLCC－》QFP－》BGA －》CSP
材料方面：金屬、陶瓷－》陶瓷、塑料－》塑料
引腳形狀：長(zhǎng)引線直插－》短引線或無(wú)引線貼裝－》球狀凸點(diǎn)
裝配方式：通孔插裝－》表面組裝－》直接安裝
具體的封裝形式：
SOP/SOIC（Small Outline Package）封裝：小外形封裝。SOP封裝技術(shù)由1968～1969年菲利浦公司開(kāi)發(fā)成功，以后逐漸派生出SOJ（J型引腳小外形封裝）、TSOP（薄小外形封裝）、VSOP（甚小外形封裝）、SSOP（縮小型SOP）、TSSOP（薄的縮小型SOP）及SOT（小外形晶體管）、SOIC（小外形集成電路）等。
DIP（Double In-line Package）封裝：即雙列直插式封裝。插裝型封裝之一，引腳從封裝兩側(cè)引出，封裝材料有塑料和陶瓷兩種。DIP是最普及的插裝型封裝，應(yīng)用范圍包括標(biāo)準(zhǔn)邏輯IC，存貯器LSI，微機(jī)電路等。
PLCC（Plastic Leaded Chip Carrier）封裝：即塑封J引線芯片封裝。PLCC封裝方式，外形呈正方形，32腳封裝，四周都有管腳，外形尺寸比DIP封裝小得多。PLCC封裝適合用SMT表面安裝技術(shù)在PCB上安裝布線，具有外形尺寸小、可靠性高的優(yōu)點(diǎn)。
TQFP（thin quad flat package）封裝：薄塑封四角扁平封裝，四邊扁平封裝（TQFP）工藝能有效利用空間，從而降低對(duì)印刷電路板空間大小的要求。由于縮小了高度和體積，這種封裝工藝非常適合對(duì)空間要求較高的應(yīng)用，如 PCMCIA 卡和網(wǎng)絡(luò)器件。幾乎所有ALTERA的CPLD/FPGA都有 TQFP 封裝。
PQFP（Plastic Quad Flat Package）封裝：塑封四角扁平封裝，PQFP封裝的芯片引腳之間距離很小，管腳很細(xì)，一般大規(guī)模或超大規(guī)模集成電路采用這種封裝形式，其引腳數(shù)一般都在100以上。
TSOP（Thin Small Outline Package）封裝：薄型小尺寸封裝，TSOP內(nèi)存封裝技術(shù)的一個(gè)典型特征就是在封裝芯片的周圍做出引腳， TSOP適合用SMT技術(shù)（表面安裝技術(shù)）在PCB（印制電路板）上安裝布線。TSOP封裝外形尺寸時(shí)，寄生參數(shù)（電流大幅度變化時(shí)，引起輸出電壓擾動(dòng)） 減小，適合高頻應(yīng)用，操作比較方便，可靠性也比較高。
BGA（Ball Grid Array Package）封裝：球柵陣列封裝，采用BGA技術(shù)封裝的內(nèi)存，可以使內(nèi)存在體積不變的情況下內(nèi)存容量提高兩到三倍，BGA與TSOP相比，具有更小的體積，更好的散熱性能和電性能。BGA封裝技術(shù)使每平方英寸的存儲(chǔ)量有了很大提升，采用BGA封裝技術(shù)的內(nèi)存產(chǎn)品在相同容量下，體積只有TSOP封裝的三分之一；另外，與傳統(tǒng)TSOP封裝方式相比，BGA封裝方式有更加快速和有效的散熱途徑。
IC封裝廠商
隨著2016年全球龍頭日月光與2015年排名第3的矽品合并塵埃落定，封測(cè)行業(yè)超級(jí)巨頭出現(xiàn)，以2015年?duì)I收計(jì)算占全球28.9%。同期全球營(yíng)收榜眼安靠也完成了對(duì)全球排名第6的日本封測(cè)廠商J-Device的100%股權(quán)收購(gòu)，而本土企業(yè)長(zhǎng)電科技完成收購(gòu)新加坡廠商星科金朋，排名躍居全球第三。至此，封測(cè)行業(yè)集中度進(jìn)一步提升，龍頭優(yōu)勢(shì)更加突出，行業(yè)格局日漸明晰，三巨頭格局形成，三家市占率超50%。
2016年中國(guó)半導(dǎo)體封裝測(cè)試十大企業(yè)
▲圖片來(lái)源：中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)
中國(guó)IC之路
2000年-2015年的16年里，中國(guó)半導(dǎo)體市場(chǎng)增速領(lǐng)跑全球，達(dá)到21.4%，其中全球半導(dǎo)體年均增速是3.6%，美國(guó)將近5%，歐洲和日本都較低，亞太較高13%。就市場(chǎng)份額而言，目前中國(guó)半導(dǎo)體市場(chǎng)份額從5%提升到50%，成為全球的核心市場(chǎng)。
從以上數(shù)據(jù)不難看出，國(guó)內(nèi)半導(dǎo)體產(chǎn)業(yè)的增長(zhǎng)非常迅猛，國(guó)內(nèi)企業(yè)的實(shí)力也大幅度提高，但是自主可控程度仍不容樂(lè)觀。2015年中國(guó)集成電路進(jìn)口金額為2307億美元，其進(jìn)口額超過(guò)原油，成為我國(guó)第一大進(jìn)口商品，出口集成電路金額693億美元，進(jìn)出口逆差1613億美元。較大的逆差凸顯半導(dǎo)體市場(chǎng)供需不匹配，嚴(yán)重依賴進(jìn)口的局面亟待改善。
中國(guó)半導(dǎo)體業(yè)發(fā)展有其特殊性存在，行業(yè)當(dāng)前發(fā)展與全球不同步，在國(guó)際上受到瓦圣納條約控制，涉及國(guó)家安全議題；貿(mào)易逆差大，市場(chǎng)龐大但是芯片自給率卻低，行業(yè)仍需要國(guó)家資金推動(dòng)，另外一頭地方政府也強(qiáng)勢(shì)加入競(jìng)投這一領(lǐng)域。產(chǎn)業(yè)仍需要透過(guò)政府資金支持，在現(xiàn)階段是有必要，但不能太久，不應(yīng)該期待“水到渠成”，應(yīng)該早下決斷，讓企業(yè)減少依賴性，迫使企業(yè)在競(jìng)爭(zhēng)中的環(huán)境條件下自主決策，真正能在市場(chǎng)競(jìng)爭(zhēng)中鍛煉成長(zhǎng)。因此現(xiàn)階段中國(guó)的“幫扶式”發(fā)展模式，不能太長(zhǎng)久。
此外，中國(guó)半導(dǎo)體發(fā)展還面臨著美國(guó)的強(qiáng)力打壓。此前，特朗普政府對(duì)于奧巴馬在半導(dǎo)體領(lǐng)域采取強(qiáng)硬政策對(duì)待中國(guó)的呼吁表示強(qiáng)力支持，更把中國(guó)在該行業(yè)投資的潛在影響與全球鋼鐵行業(yè)出現(xiàn)的破壞相提并論。
不論在口號(hào)還是政策上，美國(guó)都在強(qiáng)力阻止中國(guó)半導(dǎo)體行業(yè)在全球擴(kuò)張的腳步，先后阻止中資在海外的多次并購(gòu)（紫光集團(tuán)收購(gòu)美國(guó)美光、飛兆半導(dǎo)體收購(gòu)案、德國(guó)愛(ài)思強(qiáng)收購(gòu)案），還呼吁同歐盟和其他盟友合作，加強(qiáng)對(duì)敏感半導(dǎo)體技術(shù)的全球出口管制，并由美國(guó)外國(guó)投資委員會(huì)（CFIUS）繼續(xù)嚴(yán)格審查中國(guó)對(duì)該行業(yè)的投資。
面對(duì)“內(nèi)憂外患”，中國(guó)半導(dǎo)體行業(yè)當(dāng)前要切實(shí)做好“追趕者”、“學(xué)習(xí)者”及“貢獻(xiàn)者”角色。中國(guó)市場(chǎng)應(yīng)該繼續(xù)擴(kuò)大改革開(kāi)放，用更寬廣的胸懷歡迎來(lái)華投資與合作，同時(shí)，重視IP保護(hù)、融入國(guó)際產(chǎn)業(yè)鏈，并打擊一切違法行為；此外，更要傳達(dá)出行業(yè)內(nèi)的“中國(guó)之聲”，要自律、不浮夸、少說(shuō)大話、實(shí)事求是、不卑不亢。