0 引言

　　隨著我國北斗衛星導航系統的建立和發展，衛星導航在我國得到廣泛應用。衛星導航系統已經成為一個國家國防力量的重要體現，衛星導航技術發展趨勢也由單一GPS技術向多系統兼容、互操作方向發展。將BDS和GPS組合起來，可以增加接收機的觀測量，提高導航定位的精度和服務質量。衛星信號模擬器可以精確生成和復現不同條件下接收機射頻前端接收到的衛星信號，為導航接收機的設計和研發提供可靠、準確和易用的測試環境，從而提高接收機的研發效率，減少研發測試費用[1]。在軍事領域，接收機被安裝在飛機、導彈和火箭等高動態載體上，需要借助衛星信號模擬器進行測試。

1 系統總體架構

　　本文所設計的衛星信號模擬器主要由DSP信息處理模塊、FPGA信號生成模塊、D/A轉換模塊、射頻上變頻模塊、Flash、SDRAM等模塊組成。系統總體架構如圖1所示。

圖1  系統總體架構圖

　　DSP信息處理模塊主要實現衛星導航算法。FPGA信號生成模塊主要實現數字中頻信號合成，FPGA通過DSP的外部存儲器接口(EMIF)與DSP相連，FPGA作為DSP外接的異步存儲器與DSP進行數據交互。D/A轉換模塊將FPGA輸出的數字中頻信號轉換為模擬中頻信號，本設計有3路D/A轉換模塊，一路D/A生成GPS L1和BDS B1I頻點的模擬中頻信號，另外2路D/A分別輸出BDS B2I和BDS B3頻點的模擬中頻信號。3路射頻上變頻電路分別將D/A輸出的模擬中頻信號上變頻至對應頻點的射頻信號。Flash芯片用于存儲DSP引導裝載所需的代碼和系統初始化時所需參數。SDRAM用于存儲DSP程序中占用空間大且使用頻率低的變量和數組。

2 硬件電路設計

　　2.1 D/A轉換模塊電路設計

　　為了將生成的BDS、GPS多頻點數字中頻信號轉換為模擬信號，需要多路D/A轉換電路來完成。本系統選用AD9742實現中頻信號的數模轉換。AD9742是ADI公司的一款低功耗、高性能、量化精度為12 bit的D/A轉換芯片，其最高采樣速率可達165 MS/s。本系統采用3片AD9742實現GPS L1和BDS B1、B2、B3頻點中頻信號的數模轉換，其中GPS L1和BDS B1I信號從一路DA輸出。本系統GPS L1和BDS B1、B2、B3信號的中頻頻率分別為20.42 MHz、6.098 MHz、7.140 MHz和18.520 MHz。D/A轉換模塊電路示意圖如圖2所示。

圖2  D/A轉換模塊電路示意圖

　　2.2 射頻上變頻模塊電路設計

　　射頻上變頻模塊是系統的重要組成部分，上變頻模塊主要實現信號調制、上變頻、功率放大、功率調節等功能。本文選用ADRF6755作為上變頻模塊。ADRF6755集成正交調制器、頻率合成器和可編程衰減器，輸出信號頻率范圍為100 MHz～2 400 MHz，滿足本設計輸出信號頻率的要求。ADRF6755片內集成有一個數字控制輸出衰減器，功率調節范圍為47 dB，步進為1 dB。本設計中信號采用差分方式從I路輸入；通過SPI接口對片內寄存器進行設置，可以實現不同頻率的信號輸出。GPS L1和BDS B1、B2、B3信號的射頻頻率分別為1 575.42 MHz、

　　1 561.098 MHz、1 207.140 MHz和1 268.520 MHz，對應本振頻率分別為1 555 MHz、1 555 MHz、1 200 MHz和1 250 MHz。本設計的上變頻模塊電路示意圖如圖3所示。

圖3  上變頻模塊電路示意圖

　　2.3 DSP與FPGA接口設計

　　DSP通過EMIF接口與FPGA進行通信，同時，將DSP的外部中斷信號、多通道緩沖串行口（MCBSP0）信號與FPGA的I/O引腳相連，以實現DSP與FPGA之間的靈活控制及通信。DSP與FPGA電路連接示意圖如圖4所示。

圖4  DSP與FPGA電路連接示意圖

　　圖4中，AOEN、AWEN、TCE信號為片選和使能信號，用于控制DSP與FPGA之間的讀寫時序；MCBSP0信號復位FPGA；EXTINT4和EXTINT5信號分別觸發DSP芯片的中斷4和中斷5。

3 軟件結構設計

　　3.1 DSP信息處理模塊軟件設計

　　DSP信息處理模塊主要完成系統初始化信息提取、信號生成參數計算和系統控制參數計算等功能。首先DSP接收上位機軟件下發的場景文件和星歷文件，并提取相關信息。然后根據場景文件生成載體運動軌跡；根據星歷文件中的星歷參數計算所有衛星的空間坐標，判斷衛星的可見狀況；實時計算可見衛星和載體之間的偽距及偽距變化率，進而得到系統仿真起始時間的信號初始狀態，并計算出初始碼相位、初始載波相位、整數碼片數、碼頻率控制字和載波頻率控制字。分別對BDS和GPS進行電文編碼，并預存導航電文。DSP完成系統初始化計算后，發送通道狀態字給FPGA，FPGA開始生成信號。系統啟動以后，DSP實時更新信號生成參數，并通過EMIF與FPGA進行數據交互。DSP算法流程如圖5所示。

圖5  DSP算法流程圖

　　本設計采用數控振動器合成數字中頻信號，由于衛星和用戶載體存在相對運動，存在多普勒頻率偏移；同理，測距碼和導航電文也存在多普勒頻移[2]。當用戶處于高動態運動狀態時，多普勒頻移將對接收機的定位造成很大的影響。為實時模擬多普勒頻移，需要實時調整數控振蕩器的頻率控制字。本文以BDS B1I信號為例，介紹多普勒效應對模擬器輸出信號頻率的影響。衛星播發的B1I信號的頻率為1 561.096 MHz，由于衛星和用戶接收設備存在相對運動，用戶接收到的B1I信號的頻率不精確為1 561.096 MHz。模擬器模擬的是接收機射頻前端接收到的衛星信號[4]，因此模擬器輸出的射頻信號不固定為1 561.096 MHz，NCO頻率控制字K不是固定不變的，K隨中頻信號頻率變化而變化。假設衛星和用戶接收設備不存在多普勒效應，則頻率控制字Kbase的計算方法為[4]：

　　式中，IFB1I為設定的BDS B1I信號的中心頻率；fclk為系統時鐘頻率；N為NCO中相位累加器的位寬。假設NCO中設定的頻率控制字的更新間隔為Δt，本地接收機t時刻偽距為rt，則t時刻接收到的衛星信號的發射時間ts(t)為：

　　本地接收機t+Δt時刻偽距為rt+Δt，則t+Δt時刻接收到的衛星信號的發射時間ts(t+Δt)為：

　　用戶接收設備在Δt時間內前后兩次接收到衛星信號，而這兩次衛星信號發射的時間間隔Δts為：

　　由此可得，Δt時間間隔內載波頻率控制字和偽碼頻率控制字分別為：

　　式中，Kcarr表示載波頻率控制字，Kcode表示碼頻率控制字，fB1I表示BDS B1I信號偽碼速率。

　　3.2 FPGA信號生成模塊軟件設計

　　本設計中FPGA模塊主要功能包括偽碼生成、載波生成、偽碼調制、載波調制、系統時序控制和數字中頻信號合成。本文研制的衛星信號模擬器FPGA模塊結構框圖如圖6所示。

圖6  FPGA模塊結構框圖

　　FPGA模塊以通道為基本單元，總共包含48個信號通道，1～12號通道合成GPS L1信號，13～24號通道合成BDS B1I信號，25～36號通道合成BDS B2I信號，37～48號通道合成BDS B3信號。

　　系統初始化階段，FPGA在接收到DSP發送的載波NCO參數、碼NCO參數、導航電文和通道狀態字后，從通道狀態字中提取衛星號并選擇對應的信號通道，然后進行導航電文NH調制、偽碼調制、載波調制，合成與衛星號相對應頻段信號的偽碼和載波，最后將同一個頻段的多個多通道信號進行合成，生成數字中頻信號。同一個衛星導航系統的FPGA各信號通道的模塊結構基本相同，BDS系統和GPS系統FPGA信號通道的差異在于信號調制過程中BDS系統MEO衛星信號需對導航電文進行NH碼調制，再進行偽碼調制；而GPS L1信號不需要進行NH調制。FPGA各模塊主要功能為：

　　(1)RTC時序控制模塊。衛星信號模擬器要求時鐘嚴格同步，即各個芯片或者器件都必須同源。該模塊主要功能為協調控制系統各模塊之間的工作，給DSP模塊提供中斷信號。

　　(2)載波NCO模塊。FPGA模塊采用數控振蕩器來生成衛星信號的數字載波。本設計中將MATLAB軟件生成正余弦的幅值表存入FPGA的ROM核中，然后通過相位查詢表生成相應頻率的載波信號[5]。

　　(3)碼NCO模塊。FPGA模塊采用數控振蕩器來生成衛星信號偽碼。BDS和GPS衛星的偽碼通過MATLAB軟件生成，偽碼序列存放在FPGA的 ROM核中，其中GPS系統的每個信號通道中的ROM核中都存儲有GPS系統32顆衛星的偽碼表。

　　(4)信號調制合成模塊。信號調制的主要功能是實現各系統導航電文的讀取和同步，完成偽碼、導航電文和載波的調制，實現多路信號的合成，控制通道的狀態和配置等。本設計中選用12 bit的D/A模塊，這要求多個通道信號合成后為12 bit，需要對每個通道輸出數字中頻信號的高位進行擴展，在合成信號輸出至D/A模塊時，只綁定合成信號的高12 bit到D/A模塊的物理引腳。

　　(5)數據交互模塊。系統采用DSP模塊的EMIF方式實現數據交互。DSP和FPGA交互的數據主要包括：載波初始相位、載波頻率控制字、碼初始相位、碼頻率控制字和通道狀態字等。

4 測試結果

　　根據接收機定位解算的結果與模擬器預設的載體運動軌跡進行比較，根據接收機定位誤差的大小來驗證模擬器信號的正確性。模擬器模擬的載體位置緯度為北緯31°、東經121°、海拔高度50 m，測試采用泰斗微電子科技有限公司生產的基帶、射頻一體化接接收模塊TD3020C，BDS B1I信號定位結果如圖7所示。由圖7分析可知，在緯度和經度方向的定位誤差大概在2 m之內，高度方向的定位誤差在5 m之內。定位結果說明，本文所設計的衛星信號模擬器工作正常，能正確模擬導航衛星信號。

圖7  BDS B1I信號定位結果

5 結束語

　　為便于接收機的研發和測試，本文設計了一種BDS/GPS雙模多頻點衛星信號模擬器，在DSP+FPGA硬件平臺上實現了系統功能。對系統功能進行了測試，測試結果表明，系統可以準確模擬衛星信號。該系統可以應用于導航儀、接收機生產廠商，也可以應用于衛星導航科研院所等單位。

　　參考文獻

　　[1] 王海峰，張升康，王宏博，等．GPS/BDS組合導航態信號模擬器關鍵技術研究[J].宇航計測技術，2013，33(3)：17-22．

　　[2] 于厚鋼．高動態GPS衛星信號模擬器的基帶數字信號處理實現[D]．北京：北京郵電大學，2009．

　　[3] 李曉敏．GPS/BD雙模衛星信號模擬器的數字信號實現[D]．北京：北京郵電大學，2013．　

　　[4] 趙軍祥．高動態智能GPS衛星信號模擬器軟件數學模型研究[D]．北京：北京航空航天大學，2003．

　　[5] 保玲，佘世剛，周毅，等．應用于數字鎖相環的NCO設計[J]．電子設計工程，2011，19(14)：160-162．