讓我們正視這個事實吧！當今每一家技術公司都對于業(yè)界普遍預期物聯(lián)網(wǎng)(IoT)市場的巨大規(guī)模深感困惑，或更精確地講是茫然與無措──根據(jù)思科(Cisco)預期，‘到2020年以前，全球將有超過500億臺裝置連接到網(wǎng)際網(wǎng)路。’

　　我并不想爭辯這項預測的對錯，但十分好奇它反映到SoC市場的結果──物聯(lián)網(wǎng)市場的這項承諾究竟如何影響SoC的發(fā)景前景。

　　根據(jù)Semico Research資深市場分析師Richard Wawrzyniak表示，目前正在深耕物聯(lián)網(wǎng)市場的每一家晶片供應商都只選擇了“一、兩個他們認為有機會勝出的利基市場。”

　　Semico Research資深市場分析師Richard Wawrzyniak

　　以智慧型手機應用處理器為例，物聯(lián)網(wǎng)SoC平臺(即使有這樣的東西存在)可說是與其大異其趣，而且也不可能滿足所有需求。畢竟，物聯(lián)網(wǎng)是一個十分多樣化且細分的市場。

　　感測器、微控制器(MCU)和無線連接——被認為是物聯(lián)網(wǎng)終端節(jié)點裝置中明顯必要的三個構建模組。

　　除此之外，Semico Research技術長Tony Massimini曾經(jīng)公開表示，推動物聯(lián)網(wǎng)市場不可或缺的元素是‘電源管理、演算法(感測器融合)以及嵌入式安全。’

　　一個‘欺騙’的概念？

　　“‘必須使用超便宜晶片’才能啟動物聯(lián)網(wǎng)的概念，其實是一個不實的騙術，” Wawrzyniak表示。他解釋說，采取便宜的路線后，你可能會忽略了一些潛在具有關鍵性的因素，例如有些人認為更重要的安全因素。而在一些物聯(lián)網(wǎng)裝置應用案例中，Wi-Fi連接性也是必不可少的。

　　最近幾個月來，你可能已經(jīng)留意到媒體更廣泛地討論工業(yè)物聯(lián)網(wǎng)(IIoT)。這喚醒物聯(lián)網(wǎng)產(chǎn)業(yè)認清這樣的事實，家庭物聯(lián)網(wǎng)實際上是最難實現(xiàn)夢想的領域。

　　如果一個家庭有30個連網(wǎng)裝置(除了連網(wǎng)燈泡以外，還有其它更多裝置)，執(zhí)行70種個別的應用程式(app)，那么不可避免的問題是，該由誰來維護和管理這個網(wǎng)路，Wawrzyniak表示。

　　相較于有預算請專業(yè)人士管理網(wǎng)路的工業(yè)物聯(lián)網(wǎng)，大部份的家中主人很少會愿意花錢請一個居家的物聯(lián)網(wǎng)管理人員，他解釋道。

　　這就是為什么一些消費性物聯(lián)網(wǎng)裝置在SoC方面的成本最終會上升的原因，Wawrzyniak指出。例如，這些連網(wǎng)裝置并一定都是基本型的終端節(jié)點。有些裝置需要提供圖形化使用者介面(GUI)，以便于使用者接取物聯(lián)網(wǎng)裝置，以及理解如何使用。

　　還有另外一件事必須加以考慮，Wawrzyniak補充道。如果我們討論一款獨立的物聯(lián)網(wǎng)裝置(例如門上把手或?溫器)放在家中的一個節(jié)點使用，那當然沒有問題。然而，一旦這種裝置連接到其它裝置，整個住宅就馬上變成‘一套系統(tǒng)’了，他提醒道。

　　Wawrzyniak認為，重要的是連網(wǎng)裝置在網(wǎng)路中嵌入得多深。這是一個很重要的問題，Wawrzyniak表示，因為它將改變物聯(lián)網(wǎng)SoC的本質和架構。

　　在物聯(lián)網(wǎng)SoC出現(xiàn)并逐漸普及之際，Wawrzyniak正在思考一個新的定義——專門針對物聯(lián)網(wǎng)目的的SoC解決方案，為Semico現(xiàn)有的三種SoC定義之外增添新范疇。Semico定義的三種SoC包括高性能多核心SoC、高價值多核心SoC，以及基本型SoC。

　　他坦承，增加一種物聯(lián)網(wǎng)SoC范疇比看起來更復雜得多，因為針對物聯(lián)網(wǎng)解決方案創(chuàng)建的SoC很容易涉及其它應用。同樣地，現(xiàn)有的SoC范疇能夠與物聯(lián)網(wǎng)范疇共用某些特性。

　　定義物聯(lián)網(wǎng)SoC還有許多任務尚待努力，他表示。也許更重要的是，確定“專為物聯(lián)網(wǎng)應用量身打造的”功能和技術，他補充道。

　　SoC設計成本持續(xù)攀升

　　Semico堅持將SoC分成不同種類的原因之一在于，它能幫助人們更加清楚地瞭解半導體市場以及新晶片設計的趨勢路線。

　　Semico的Wawrzyniak和其它業(yè)界分析師一樣擔心不斷攀升的SoC設計成本。

　　在Semico今年3月份發(fā)表的‘SoC晶片與軟體設計成本分析：上漲的成本如何影響SoC設計專案’(SoC Silicon and Software Design Cost Analysis: How Rising Costs Impact SoC Design Starts)報告中，Wawrzyniak陳述晶片和軟體工作的設計成本將在2018年之前以43.7%的復合年成長率(CAGR)增加。

　　如同這份報告提出的警語一樣，Wawrzyniak指出業(yè)界真正需要留意的是暗藏在表面之下的實質意義。

　　僅針對某一種范疇加速SoC開發(fā)可能傳遞給半導體產(chǎn)業(yè)和經(jīng)濟市場這樣的印象：半導體產(chǎn)業(yè)的天要塌下來了！簡單地看，如果成本以這種速度上升，再也沒有人能負擔得起新晶片設計。

　　但事實上并不是這樣的。除了不斷上升的SoC設計成本外，Wawrzyniak建議也看看不同SoC種類的設計專案實際數(shù)量。

　　首次SoC設計的成本分布　　

　　圖中的線條顯示設計成本正不斷增加的趨勢。紅線代表最高成本設計和最低成本設計之間的成本平均值。

　　不同顏色(藍色、紅色和綠色)的數(shù)字代表每一種類的‘設計專案’數(shù)量，其中藍色代表最高成本設計，綠色代表最低成本的設計。

　　值得注意的是，在2013年以前，采用最貴設計(藍色所示)方案的公司一直在增加中，但隨后采用的公司開始減少，一直到2018年呈現(xiàn)下降趨勢。Semico認為這是因為不斷上升的成本迫使許多公司在決定昂貴的專案時變得更加謹慎。

　　這里的重點(圖中所示)包含在紅色數(shù)字中，Wawrzyniak指出，“即使在最昂貴的設計數(shù)量減少至正常值之后，紅色的設計也仍持續(xù)攀升。”

　　盡管存在成本問題，他強調，70“設計仍然可能擁有合理的復雜度，而不需要針對任何單一幾何制程最大限度地增加設計預算。”

　　Wawrzyniak相信，新的物聯(lián)網(wǎng)SoC設計將有賴于這些設計人員的巧思，以“實現(xiàn)復雜度與靈活性之間的最佳平衡”，而不是依賴一些帶來高成本的設計參數(shù)。