0 引 言
智能儀表儀器通過傳感器輸入的信號(hào)，一般都具有“小”信號(hào)的特征：信號(hào)幅度很小(毫伏甚至微伏量級(jí))，且常常伴隨有較大的噪聲。對(duì)于這樣的信號(hào)，電路處理的第一步通常是采用儀表放大器先將小信號(hào)放大。放大的最主要目的不是增益，而是提高電路的信噪比；同時(shí)儀表放大器電路能夠分辨的輸入信號(hào)越小越好，動(dòng)態(tài)范圍越寬越好。儀表放大器電路性能的優(yōu)劣直接影響到智能儀表儀器能夠檢測(cè)的輸入信號(hào)范圍。本文從儀表放大器電路的結(jié)構(gòu)、原理出發(fā)，設(shè)計(jì)出四種儀表放大器電路實(shí)現(xiàn)方案，通過分析、比較，給出每一種電路方案的特點(diǎn)，為電路設(shè)計(jì)愛好者、學(xué)生進(jìn)行電子電路實(shí)驗(yàn)提供一定的參考。
1 儀表放大器電路的構(gòu)成及原理
儀表放大器電路的典型結(jié)構(gòu)如圖1所示。它主要由兩級(jí)差分放大器電路構(gòu)成。其中，運(yùn)放A1，A2為同相差分輸入方式，同相輸入可以大幅度提高電路的輸入阻抗，減小電路對(duì)微弱輸入信號(hào)的衰減；差分輸入可以使電路只對(duì)差模信號(hào)放大，而對(duì)共模輸入信號(hào)只起跟隨作用，使得送到后級(jí)的差模信號(hào)與共模信號(hào)的幅值之比(即共模抑制比CMRR)得到提高。這樣在以運(yùn)放A3為核心部件組成的差分放大電路中，在CMRR要求不變情況下，可明顯降低對(duì)電阻R3和R4，Rf和R5的精度匹配要求，從而使儀表放大器電路比簡(jiǎn)單的差分放大電路具有更好的共模抑制能力。在R1=R2，R3=R4，Rf=R5的條件下，圖1電路的增益為：G=(1+2R1／Rg)(Rf／R3)。由公式可見，電路增益的調(diào)節(jié)可以通過改變Rg阻值實(shí)現(xiàn)。
2 儀表放大器電路設(shè)計(jì)
2．1 儀表放大器電路實(shí)現(xiàn)方案
目前，儀表放大器電路的實(shí)現(xiàn)方法主要分為兩大類：第一類由分立元件組合而成；另一類由單片集成芯片直接實(shí)現(xiàn)。根據(jù)現(xiàn)有元器件，文中分別以單運(yùn)放LM741和OP07，集成四運(yùn)放LM324" title="LM324">LM324和單片集成芯片AD620" title="AD620">AD620為核心，設(shè)計(jì)出四種儀表放大器電路方案。
方案1 由3個(gè)通用型運(yùn)放LM741組成三運(yùn)放儀表放大器電路形式，輔以相關(guān)的電阻外圍電路，加上A1，A2同相輸入端的橋式信號(hào)輸入電路，如圖2所示。
圖2中的A1～A3分別用LM741替換即可。電路的工作原理與典型儀表放大器電路完全相同。方案2 由3個(gè)精密運(yùn)放OP07組成，電路結(jié)構(gòu)與原理和圖2相同(用3個(gè)OP07分別代替圖2中的A1～A3)。
方案3 以一個(gè)四運(yùn)放集成電路LM324為核心實(shí)現(xiàn)，如圖3所示。它的特點(diǎn)是將4個(gè)功能獨(dú)立的運(yùn)放集成在同一個(gè)集成芯片里，這樣可以大大減少各運(yùn)放由于制造工藝不同帶來的器件性能差異；采用統(tǒng)一的電源，有利于電源噪聲的降低和電路性能指標(biāo)的提高，且電路的基本工作原理不變。方案4 由一個(gè)單片集成芯片A13620實(shí)現(xiàn)，如圖4所示。它的特點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單：一個(gè)AD620，一個(gè)增益設(shè)置電阻Rg，外加工作電源就可以使電路工作，因此設(shè)計(jì)效率最高。圖4中電路增益計(jì)算公式為：G=49．4K／Rg+1。
2．2 性能測(cè)試與分析
實(shí)現(xiàn)儀表放大器電路的四種方案中，都采用4個(gè)電阻組成電橋電路的形式，將雙端差分輸入變?yōu)閱味说男盘?hào)源輸入。性能測(cè)試主要是從信號(hào)源Vs的最大輸入和Vs最小輸入、電路的最大增益及共模抑制比幾方面進(jìn)行仿真和實(shí)際電路性能測(cè)試。測(cè)試數(shù)據(jù)分別見表1和表2。其中，Vs最大(小)輸入是指在給定測(cè)試條件下，使電路輸出不失真時(shí)的信號(hào)源最大(小)輸入；最大增益是指在給定測(cè)試條件下，使輸出不失真時(shí)可以實(shí)現(xiàn)的電路最大增益值。共模抑制比由公式KCMRR=20|g | AVd／AVC|(dB)計(jì)算得出。
說明：
(1)f為Vs輸入信號(hào)的頻率；
(2)表格中的電壓測(cè)量數(shù)據(jù)全部以峰峰值表示；
(3)由于仿真器件原因，實(shí)驗(yàn)中用Multisim" title="Multisim">Multisim對(duì)方案3的仿真失效，表1中用“-”表示失效數(shù)據(jù)；
(4)表格中的方案1～4依次分別表示以LM741，OP07，LM324和AD620為核心組成的儀表放大器電路。
由表1和表2可見，仿真性能明顯優(yōu)于實(shí)際測(cè)試性能。這是因?yàn)榉抡骐娐返男阅芑旧鲜怯煞抡嫫骷男阅芎碗娐返慕Y(jié)構(gòu)形式確定的，沒有外界干擾因素，為理想條件下的測(cè)試；而實(shí)際測(cè)試電路由于受環(huán)境干擾因素(如環(huán)境溫度、空間電磁干擾等)、人為操作因素、實(shí)際測(cè)試儀器精確度、準(zhǔn)確度和量程范圍等的限制，使測(cè)試條件不夠理想，測(cè)量結(jié)果具有一定的誤差。在實(shí)際電路設(shè)計(jì)過程中，仿真與實(shí)際測(cè)試各有所長(zhǎng)。一般先通過仿真測(cè)試，初步確定電路的結(jié)構(gòu)及器件參數(shù)，再通過實(shí)際電路測(cè)試，改進(jìn)其具體性能指標(biāo)及參數(shù)設(shè)置。這樣，在保證電路功能、性能的前提下，大大提高電路設(shè)計(jì)的效率。
由表2的實(shí)測(cè)數(shù)據(jù)可以看出：方案2在信號(hào)輸入范圍(即Vs的最大、最小輸入)、電路增益、共模抑制比等方面的性能表現(xiàn)為最優(yōu)。在價(jià)格方面，它比方案1和方案3的成本高一點(diǎn)，但比方案4便宜很多。因此，在四種方案中，方案2的性價(jià)比最高。方案4除最大增益相對(duì)小點(diǎn)，其他性能僅次于方案2，具有電路簡(jiǎn)單，性能優(yōu)越，節(jié)省設(shè)計(jì)空間等優(yōu)點(diǎn)。成本高是方案4的最大缺點(diǎn)。方案1和方案3在性能上的差異不大，方案3略優(yōu)于方案1，且它們同時(shí)具有絕對(duì)的價(jià)格優(yōu)勢(shì)，但性能上不如方案2和方案4好。
綜合以上分析，方案2和方案4適用于對(duì)儀表放大器電路有較高性能要求的場(chǎng)合，方案2性價(jià)比最高，方案4簡(jiǎn)單、高效，但成本高。方案1和方案3適用于性能要求不高且需要節(jié)約成本的場(chǎng)合。針對(duì)具體的電路設(shè)計(jì)要求，選取不同的方案，以達(dá)到最優(yōu)的資源利用。電路的設(shè)計(jì)方案確定以后，在具體的電路設(shè)計(jì)過程中，要注意以下幾個(gè)方面：
(1)注意關(guān)鍵元器件的選取，比如對(duì)圖2所示電路，要注意使運(yùn)放A1，A2的特性盡可能一致；選用電阻時(shí)，應(yīng)該使用低溫度系數(shù)的電阻，以獲得盡可能低的漂移；對(duì)R3，R4，R5和R6的選擇應(yīng)盡可能匹配。
(2)要注意在電路中增加各種抗干擾措施，比如在電源的引入端增加電源退耦電容，在信號(hào)輸入端增加RC低通濾波或在運(yùn)放A1，A2的反饋回路增加高頻消噪電容，在PCB設(shè)計(jì)中精心布局合理布線，正確處理地線等，以提高電路的抗干擾能力，最大限度地發(fā)揮電路的性能。
3 結(jié) 語(yǔ)
在具體討論儀表放大器電路結(jié)構(gòu)、原理的基礎(chǔ)上，設(shè)計(jì)了四種儀表放大器電路。通過仿真與實(shí)際性能測(cè)試，分析、總結(jié)出四種方案的特點(diǎn)，為儀表放大器電路的設(shè)計(jì)者提供一定的思路借鑒。