解讀VIVADO
VIVADO設計套件，是FPGA廠商XILINX公司2012年發布的集成設計環境。包括高度集成的設計環境和新一代從系統到IC級的工具，這些均建立在共享的可擴展數據模型和通用調試環境基礎上。當設計人員在汽車、消費類、工業控制、有線與無線通信、醫療等眾多應用中采用新一代“All-Programmable”器件來實現可編程邏輯或者可編程系統集成時，VIVADO工具有助于提高他們的生產力，尤其是進行新一代設計。
專注于集成的組件——為了解決集成的瓶頸問題，VIVADO 設計套件采用了用于快速綜合和驗證C 語言算法IP 的ESL 設計，實現重用的標準算法和RTL IP 封裝技術，標準IP 封裝和各類系統構建模塊的系統集成，模塊和系統驗證的仿真速度提高了3 倍，與此同時，硬件協仿真性能提升了100倍。
專注于實現的組件——為了解決實現的瓶頸，VIVADO工具采用層次化器件編輯器和布局規劃器、速度提升了3 至15 倍，且為SystemVerilog 提供了業界最好支持的邏輯綜合工具、速度提升4 倍且確定性更高的布局布線引擎，以及通過分析技術可最小化時序、線長、路由擁堵等多個變量的“成本”函數。
精彩，從這里展開……
VIVADO問與答
-
為何要打造全新的工具套件而不是對設計套件進行升級？
客戶需要一個全新的設計環境以提升生產力、縮短產品上市時間、超越可編程邏輯、實現可編程系統集成等。為了響應客戶的需求，賽靈思工程師從2008 年開始付諸行動，打造出了Vivado 工具這一巔峰之作。
-
Vivado工具能解決當前設計人員面臨的哪些主要挑戰？
“All-Programmable”器件不只是涵蓋可編程邏輯設計，還涉及到可編程系統集成，要在更少的芯片上集成越來越多的系統功能。為了構建上述系統，我們會面臨一系列全新的集成和實現設計生產力瓶頸，這是我們必須要解決的問題：集成瓶頸，集成C 語言算法和RTL 級IP，混合DSP、嵌入式、連接功能、邏輯領域，模塊和“系統”驗證，設計和IP 重用，實現瓶頸，層次化芯片布局規劃與分區，多領域和多晶片物理優化，多變量“設計”和“時序”收斂的沖突，設計后期發生的ECO及變更引起的連鎖反應。
-
學習使用Vivado 設計套件難不難？
學習使用按鈕式Vivado集成開發環境(IDE) 對大多數用戶而言應當相對比較簡單，特別是用戶已有ISE PlanAhead工具的使用經驗，那就更容易了。隨著用戶不斷熟悉Vivado IDE，還可利用不斷推出的新特性以及GUI 內置的分析和優化功能，輕松優化性能、功耗和資源利用。
-
Vivado 仿真器與ISim有什么不同？
Vivado 仿真器采用全新的引擎，緊密集成于Vivado IDE中。該引擎的速度比ISim 快3 倍，而占用的存儲器容量卻僅為一半。它完全集成于Vivado IDE，能夠通過TCL 更好地控制仿真器操作。
VIVADO視頻
更多>>-
Vivado設計流程及使用模式 -
用三個DEMO講解如何在設計中使用IP -
Vivado里最常用的5個Tcl命令 -
與Vivado設計流程相關的一些技巧 -
綜合后的設計分析：時序分析 -
UltraFast設計方法學：RTL代碼風格
