作為斜拉橋主要受力構件的橋梁纜索，由于其長期暴露在大氣之中，表面會受到嚴重的破壞。因此對橋梁纜索表面缺陷進行檢測至關重要。目前國內的人工檢測方法費時費力、安全隱患大，因此，迫切需要研制一種智能型橋梁纜索表面缺陷檢測系統。
1 系統總體硬件設計及工作原理
    德州儀器公司(TI)推出的TMS320DM642(簡稱DM642)是專門用于數字媒體應用的TMS320C6000家族中性能最高的定點DSP（最高工作頻率可達720 MHz，處理能力可達5 760 MIPS），具有極強的單核處理能力以及高度的靈活性和可編程性。該芯片除了極強的處理能力外，還具有兩級高速緩存L1 Cache和L2 Cache；64 bit的EDMA控制器，負責片內L2Cache與其他外設之間的數據傳輸； 64 bit EMIF(外部存儲器接口)可以方便地與SDRAM、FLASH和UART實現無縫連接；3個視頻專用端口(VP0、VP1、VP2)，可分別配置為2路，最多可實現6路視頻采集；支持PCI、HPI、IIC和EMAC（以太網），通信便利。其視頻的編解碼均支持NTSC/PAL制式，適用于音視頻數據的采集和傳輸、圖像處理、機器視覺、多媒體通信應用等高速運算領域[1，2]。
    基于DM642的橋梁纜索表面缺陷檢測系統主要由以下幾大模塊組成：圖像采集模塊、數據及程序存儲模塊、圖像處理模塊、圖像傳輸模塊、系統控制模塊以及接收模塊等。其主要硬件組成為：3路CCD攝像頭、3個圖像采集的A/D轉換芯片SAA7113、高速圖像采集及處理的DSP芯片DM642、圖像數據存儲器SDRAM、程序存儲器FLASH、系統控制模塊CPLD芯片EPM3128A、網絡化傳輸芯片LXT971A、地面接收機（PC）以及其他功能模塊等。其硬件框圖如圖1所示。

    系統工作原理為：3路模擬視頻經圖像傳感器（CCD）輸入，經過3路A/D轉換芯片SAA7113轉換為數字信號，經過核心芯片DM642的視頻輸入口(VP0、VP2)進入DM642的FIFO(先入先出緩存器)，再傳輸到DM642片外的同步動態存儲器中；通過DM642的壓縮編碼經以太網口(EMAC)以及物理層收發芯片LXT971A傳輸到地面服務器(PC)。PC機接收到圖像數據后，便進行圖像的解碼，并在屏幕上顯示，通過圖像處理算法實現缺陷檢測。
    本系統選用ALTERA公司MAX3000S系列中的CPLD芯片EPM3128A進行控制。CPLD與DM642、SAA7113、LXT971A、SDRAM、FLASH之間均使用通用可編程的I/O口相連，進行圖像采集控制、圖像數據的重抽樣、地址譯碼、圖像傳輸控制等，以滿足本系統時序復雜、邏輯控制精確、可靠采集和傳輸等要求。
1.1 圖像采集模塊
    由于纜索表面近似為圓柱形，系統中沿纜索機器人均勻布置3個CCD(每個CCD之間的夾角為120°)采集同一時刻纜索表面一周的圖像。而DM642配置有3個專用的視頻端口，每個端口可分別配置為2個通道，最多可實現6路視頻的采集，故能滿足本系統的要求。
    為了同時支持3路視頻信號的采集，本系統中DM642的視頻口0（VP0）分成A、B 2個通道，分別作為2個8 bit的視頻輸入接口；視頻口2（VP2）選用A通道作為8 bit的視頻輸入口，這樣便實現了3路視頻信號的采集。
    系統的圖像采集模塊主要由：3路視頻輸入、3路視頻A/D轉換芯片SAA7113、視頻端口的FIFO、I2C總線、同步動態存儲器組成。
    經攝像頭(CCD)輸出3路復合視頻信號(CVBS)，采用SAA7113專用視頻解碼芯片完成視頻信號解碼和轉換功能[3，4]。在數字化過程中，由DM642的I2C總線進行控制，其輸出格式可由I2C初始化其寄存器來設置。由于DM642的視頻輸入口只能接收標準的BT656-YUV4:2:2（8 bit）信號,故在I2C初始化時設置SAA7113的數字化輸出格式為BT656的格式，可通過寫IIC的寄存器來實現。進入視頻端口的數據通過CPLD進行數據格式的轉換(Y:U:V 4:2:2轉換為4：2：0)，當內部FIFO緩存器滿時，產生中斷，DM642通知EDMA（增強直接存儲器存取）控制器通過EDMA方式將圖像數據存儲到SDRAM(同步動態存儲器)中。
    由于DM642的視頻口VP0分成2個8 bit的通道A、B，所以SAA7113和DM642的連接方式只能采用最簡連線的BT656的方式，即不需要水平、垂直、場同步信號線。圖2所示為VP0端口的一路視頻輸入電路圖，其他2路與該路基本相同。

其中：輸入視頻經過J5接口的信號線3、上拉電阻(18 Ω)以及電容(47 nF)，與SAA7113的模擬輸入端AI22直接相連；VP0[0-7]為SAA7113的數據輸出管腳,與DM642視頻口0中的VP0D[2-9]管腳相連；時鐘同步信號LLC與DM642視頻口0的VP0CLK0相連；SCL和SDA作為I2C接口的時鐘線和數據線，分別與DM642的I2C總線接口的時鐘和數據線SCL0、SDA0相連；TRST作為復位信號與DM642的復位信號RESET相連；XTAL與XTAL1的管腳間接24.576 MHz的晶振，在VDDA1管腳上提供+3.3 V的電壓供電，供芯片正常工作。
1.2 圖像存儲模塊
    (1)SDRAM
    DM642芯片內部只集成了256 KB的RAM，因此需要在外部存儲器接口(EMIF)上擴展存儲空間。DM642的EMIF為64 bit的數據總線接口，工作的最高頻率為133 MHz，分為4個存儲空間(CE0-CE3)，每個有256 MB的尋址空間。它在CE0空間提供了64 bit的SDRAM接口總線(無縫連接)，分配給外擴的SDRAM使用[5-6]。本系統采用了2片32 bit的HY57V283220T-7 SDRAM芯片(為了符合64 bit的接口，必須采用2片32 bit的SDRAM)，在片外擴展32 MB的動態存儲空間。
    SDRAM在CE0空間的具體定位為：0X80000000-0X81FFFFFF。輸入模擬視頻經數字化后進入視頻端口的BT656(Y:U:V 4：2：2)數據流，以便于圖像的壓縮編碼。在CPLD控制下實現圖像數據的重抽樣，之后通過EDMA的方式存儲到SDRAM中。
    (2)FLASH
    本系統采用4 M×8 bit的AM29LV320D映射到CE1的低地址空間,用來存儲程序，實現系統的自啟動。它在CE1空間的具體定位為：0X90000000-0X9007FFFF。DM642的CE1空間被配置成8 bit，以適應自啟動要求。4 MB的存儲空間需要22根地址線來尋址,而DM642的EMIF口可用地址線只有20條。其中FLASH的最高2根地址線由DM642的GPIO中的GPIO1、GPIO2來模擬地址線，從而實現FLASH的頁選。系統BOOT LOADING時，先從第一頁拷貝1 K的啟動代碼到DM642，完成芯片初始化，控制GPIO1、GPIO2口線的組合，完成余下代碼的導入。
1.3 圖像傳輸模塊
    在所設計的系統中，3路CCD采集的纜索1周的圖像，經數字化后同時送入DM642的視頻端口，并且隨著纜索爬升裝置的爬升，不斷重復采集。采集的圖像數據量很大，持續時間較長。如果DM642通過圖像處理算法，實時檢測圖像的缺陷，便要運行大量的算法程序，這就給DM642造成了很大的負擔，因此本系統DM642只是對采集的圖像數據進行壓縮編碼，并實時傳輸到地面的服務器（PC），具體圖像識別算法在PC機上進行，這就大大減輕了DM642的負擔，提高了DM642實時采集、傳輸的效率。
    鑒于高速、大量圖像數據的采集，系統采用DM642的網絡接口實現傳輸。該系統中圖像分辨率為720×576，幀頻為25幀/s，采用H.263壓縮編碼算法，壓縮比可達100：1，即數據流可壓縮為：3×720×576×8×25÷100=2 488 340 b/s，約為2 500 kb/s。考慮到以太網傳輸，數據傳輸包頭、包尾等附加數據，系統最大數據流為3 000 kb/s=3 Mb/s，而選用的網絡接口芯片的傳輸速度為10 Mb/s，故可以實現圖像數據的實時處理與傳輸。
    EMAC提供了數據鏈路層的功能[7]，所以只需要利用一塊物理層的網絡芯片——以太網PHY收發器LXT971ALC轉換信號，經網絡變壓器與Internet相連，從而把采集到的圖像數據發送到地面服務器(PC)，硬件連接電路圖如圖3。其中：DM642的各信號線與PHY網絡收發器芯片LXT971ALC的對應信號線直接連接，輸出數據經網絡變壓器13F-60LDNL以及RJ45接口連接到Internet上，從而發送到PC機。圖3中DM642的各信號線說明如表1。

2 系統軟件設計
2.1 系統主程序設計
    本系統的軟件是在TI公司提供的集成開發環境CCS下開發的。通過XDS510 USB2.0仿真器，將在PC上CCS環境下編寫、調試完成的程序燒入DM642的FLASH中，便可以在DM642上電后自動運行執行程序，實現圖像的采集、處理與傳輸，達到缺陷檢測的目的。
    本系統的主程序完成各種寄存器的初始化工作、實時采集并存儲攝像機傳送來的視頻圖像，經過DM642的壓縮編碼，通過網口發送采集的圖像數據，通知CPLD繼續下一次采集直至檢測結束。軟件設計流程如圖4所示。

    具體工作過程為：上電后系統程序自動從FLASH裝載到DSP的片內RAM中，裝載完畢，DM642自動調用程序RAM中的代碼執行。首先通過I²C總線對A/D芯片SAA7113的工作參數進行設置，在圖像采集控制電路(由CPLD實現)的作用下，SAA7113按設定的工作參數獲取圖像(本系統設定的數據輸出流為BT656格式即：Y:U:V 4:2:2)，地址譯碼電路（由CPLD實現）將數字圖像數據重新抽樣后存儲在片外數據存儲器SDRAM中，經DM642實時壓縮處理后，通過網絡芯片接口，TCP/IP協議傳輸到地面的服務器（PC機）。PC機收到圖像信號后進行圖像解碼，在屏幕上顯示并將其保存以供后續的圖像處理使用。不斷重復上述操作，直至檢測完成，便可實現圖像的實時采集與傳輸。
2.2 圖像壓縮算法設計
    視頻圖像只有通過壓縮后才能正確地通過網絡傳輸。本系統的圖像壓縮采用H.263數字圖像壓縮算法，由信號處理器DM642來完成。H.263壓縮以幀內變換與幀間預測相結合的混合編碼技術為核心，適合視頻流的實時網絡化傳輸，比H.264算法成熟、穩定，且實現簡單。
    由于H.263壓縮標準只需要CIF格式(Y:U:V 4∶2∶0)的視頻圖像,故需將數字化的720×576 4∶2∶2的圖像抽樣為352×288 4∶2∶0的視頻圖像，再寫入SDRAM中。此工作由CPLD完成。重新抽樣完成后，再由DM642讀取SDRAM中的數據進行壓縮編碼，輸出的視頻碼流經網口傳輸到PC上。
    本系統H.263壓縮編碼設計流程有：編碼參數設置，視頻數據輸入，幀內編碼，幀間編碼，熵編碼和碼流輸出。編碼流程圖如圖5所示。

3 系統測試及試驗結果
    將檢測裝置裝在纜索機器人上，用交叉網線連接DM642以太網口與地面服務器(PC機)，硬件連接完畢后，準備測試。系統上電，隨著纜索機器人的爬升，3路CCD進行圖像采集，經DM642的壓縮處理后通過Internet傳輸到PC機上。PC機接收到圖像信號后，進行圖像解碼，并在屏幕上顯示，完成一次圖像的壓縮與解壓縮過程。繼續采集下一次，直至完成檢測。
    網絡上的用戶也可以直接在遠端用IE瀏覽器觀看Web服務器上的攝像機圖像，實現對遠程圖像的實時監控。
    經試驗證明，本文介紹的基于DM642的纜索缺陷圖像采集及傳輸系統可以很好地完成纜索表面圖像的采集和網絡化傳輸功能，并在PC機上顯示，以供圖像處理，達到了預期的目標。該系統具有一定的通用性和擴展性，可用作串口、HPI接口、無線傳輸等多種傳輸方式的擴展，同時也可用作其他目標對象的缺陷檢測。
參考文獻
[1] Texas Instruments.TMS320DM642 video/imagine fixedpoint digital signal processor SPRS200B.2002.
[2] Texas Instruments.TMS320C6000 DSP peripherals overview reference guide(Literature Number：SPRU190H).2005.
[3] Philips SAA7113 video input processor product specification [EB/OL].http：//www.Semiconductors.philips.com/acrobat/datasheets/SAA7113-1.pdf，1999-07-01.
[4] 李楠，劉源，韓東方，等.基于DM642開發的嵌入式圖像系統硬件實現[J].工業控制計算機，2005(8)：25-26.
[5] TI.TMS320C6000 DSP external memory interface(EMIF) reference guide(Literature Number: SPRU266B)[Z].Dallas：TI，2004.
[6] 李武森.嵌入式高速DSP視頻圖像處理系統中數據存儲器的接口設計[J].紅外技術，2003(1).
[7] 李方慧，王飛，何佩琨，等.TMS320C6000系列DSP原理與應用[M].北京：電子工業出版社，2003.