隨著電子技術(shù)的發(fā)展，當(dāng)前先進(jìn)的數(shù)字通信設(shè)備系統(tǒng)對高速度、高分辨率ADC的需求不斷增加[1]。數(shù)字通信協(xié)議也在快速發(fā)展，這些通信協(xié)議所需要模/數(shù)轉(zhuǎn)換器的性能指標(biāo)是不一樣的[2]，所以多種不同的協(xié)議標(biāo)準(zhǔn)的共存無法避免。為實(shí)現(xiàn)不同通信標(biāo)準(zhǔn)的融合，一個重要的發(fā)展趨勢是通信系統(tǒng)將能提供多種服務(wù)的集成，即對不同通信協(xié)議標(biāo)準(zhǔn)的兼容。在實(shí)現(xiàn)功能多樣化的同時，盡可能減小功耗和成本，最大限度地利用現(xiàn)有的軟硬件資源。

    針對上述情況，本文設(shè)計了一個14 bit、100 MS/s的流水線ADC，并且根據(jù)ADC系統(tǒng)逐級縮減的設(shè)計原則，設(shè)計了可重構(gòu)配置電路，能通過關(guān)斷子級電路控制流水線ADC在8 bit、10 bit、12 bit、14 bit的不同模式下工作，以適應(yīng)不同的應(yīng)用領(lǐng)域，更有效地減小功耗。
1 流水線ADC系統(tǒng)設(shè)計
    現(xiàn)在的流水線ADC大多采用帶冗余位結(jié)構(gòu)，1.5 bit/級和2.5 bit/級結(jié)構(gòu)都被廣泛采用。根據(jù)參考文獻(xiàn)[3]提出的分析方法，考慮流水線ADC的可重構(gòu)特性，并從優(yōu)化整體功耗和性能的角度出發(fā)，選定了2.5 bit/級的ADC結(jié)構(gòu)，末級采用2 bit的Flash ADC，系統(tǒng)結(jié)構(gòu)如圖1所示。

    如圖所示， ADC系統(tǒng)主要包括一個可重構(gòu)控制器、前置采樣/保持電路、3級可控的2.5 bit/級的流水線子級模塊、冗余位數(shù)字校正和延時對齊電路。可重構(gòu)控制器根據(jù)系統(tǒng)控制信號CON產(chǎn)生不同的狀態(tài)信號控制關(guān)斷子級電路，改變ADC的工作模式，可以實(shí)現(xiàn)分辨率位數(shù)分別為8 bit、10 bit、12 bit、14 bit的動態(tài)可變。各相應(yīng)未參與貢獻(xiàn)分辨率的流水線級可進(jìn)行關(guān)斷不工作，以節(jié)省功耗。另外，考慮電容失配的影響，根據(jù)參考文獻(xiàn)[4]中的介紹，首級采樣電容匹配精度的下限值要求為：
    
2.2 運(yùn)算放大器
    根據(jù)設(shè)計要求，本文采用了全差分增益增強(qiáng)型折疊式共源共柵運(yùn)算放大器[7]，如圖4所示。
    增益提高的原理：通過負(fù)反饋環(huán)路來決定M2管子漏電壓的大小，負(fù)反饋驅(qū)動直到M2和M1之間電平與

   
    整個可重構(gòu)流水線ADC的工作原理為：系統(tǒng)將重構(gòu)控制信號CON送給可重構(gòu)控制器，控制器內(nèi)部的譯碼器對可重構(gòu)控制信號進(jìn)行譯碼，而譯碼器的輸出D3、D2、D1、D0決定了可重構(gòu)ADC的工作模式。D3、D2、D1、D0共有0001、0010、0100、1000 4種狀態(tài)，通過邏輯狀態(tài)配置來控制Vin(前置采樣/保持的輸出)的輸出路徑C7、C5、C3、C1，分別對應(yīng)控制ADC不同工作模式8 bit、10 bit、12 bit、14 bit，并且，通過信號C2、C4、C6把沒有用到的流水線前端子級關(guān)斷，以節(jié)省功耗。
3 系統(tǒng)性能仿真
    本文用Matlab的Simulink仿真工具對整體ADC電路進(jìn)行系統(tǒng)級仿真[8]。在仿真中，充分考慮流水線ADC的各個非理想效應(yīng)，流水線ADC的輸入是頻率為10 MHz的正弦信號，采樣頻率為100 MHz，采樣點(diǎn)數(shù)為4 096。為了更好地分析流水線ADC的整體性能，根據(jù)系統(tǒng)縮減方案，在仿真中設(shè)定級電路電容失配依次為0.03%、0.04%、0.06%、0.08%、0.12%、0.18%，級間增益誤差和比較器失調(diào)誤差都設(shè)為0.5%。其不同工作模式下的仿真如圖7所示。

    由結(jié)果可知，對于較低分辨率下的模式(如8 bit和10 bit時)，流水線ADC的仿真性能能很好地達(dá)到要求。但對于較高分辨率(如對于14 bit模式)，有效位數(shù)ENOB在12 bit標(biāo)準(zhǔn)(有效位數(shù)ENOB是在ADC器件信噪比基礎(chǔ)上計算出來的，其反應(yīng)了信噪比的好壞)。而對于越高分辨的ADC，系統(tǒng)的影響因素(如失調(diào)、失配影響)會越來越嚴(yán)重。總之，仿真數(shù)據(jù)說明本設(shè)計的可重構(gòu)流水線ADC基本滿足設(shè)計指標(biāo)。
    利用Cadence中計算器里的AVERAGE對電源處的電流波形進(jìn)行計算，最終可以得到各模塊的功耗。對各模式下的功耗比例進(jìn)行計算，可以得到表3所示結(jié)果。

    本文設(shè)計的改進(jìn)型可重構(gòu)ADC在低精度工作模式下的功耗相比精度固定的ADC能降低約50%。總體來看，根據(jù)不同的條件進(jìn)行不同的重構(gòu)配置，在不同模式下的功耗降低非常明顯。
    本文對可重構(gòu)流水線ADC結(jié)構(gòu)電路進(jìn)行了設(shè)計，采用高速前置采樣/保持電路、寬帶高增益折疊式共源共柵運(yùn)算放大器、可重構(gòu)控制器等關(guān)鍵電路，在性能上均有明顯增強(qiáng)。并仿真驗(yàn)證了該ADC在各種工作模式下都可以達(dá)到良好的性能，滿足多標(biāo)準(zhǔn)數(shù)字通信終端的多模式工作的應(yīng)用要求。下一步還需對速度可重構(gòu)進(jìn)行研究，以更有效地進(jìn)行重構(gòu)降低功耗。
參考文獻(xiàn)
[1] 何樂年，王憶.模擬集成電路設(shè)計與仿真[M].北京：科學(xué)出版社，2008.
[2] VINEENT Q，PHILIPPE D，ALEXANDRE B，et al.A lowpower 22-bit incremental ADC[J].IEEE J.Solid-State Circuits，2006，41(7)：1562-1571.
[3] CHIU Y，GRAY P R，NIKOLIC B.A 14-b 12-MS/s CMOS Pipeline ADC with over 100-dB SFDR[J].IEEE J. Solid-State Circuits，2004，39(12)：2139-2151 .
[4] QUINN P J.Design and optimization of multi-bit front-end  stage and scaled back-end stages of pipeline ADCs[C]. ISCAS 2005，3：1964-1967.
[5] ALLSTOT D J.A precision variable-supply CMOS comparator[J].IEEE Journal of Solid-State Circuits，2006，41(12)：2658-2668.
[6] 吳建輝.CMOS模擬集成電路分析與設(shè)計[M].北京：電子工業(yè)出版社，2004.
[7] 吳寧，吳建輝，張萌.用于高速高分辨率ADC的CMOS全差分運(yùn)算放大器的設(shè)計[J].電子器件，2005，28(1)：150-153.
[8] 李萌，張潤曦，陳磊，等.基于Matlab的新型PipelineADC的建模與仿真[J].電子器件，2008，31(3)：834-837.