WCDMA [1]是國際電信聯盟(ITU)采納的第三代無線通信標準之一，它采用頻分雙工(FDD)方式，具有業務靈活、頻譜效率高、容量和覆蓋范圍廣等優勢。

    軟件無線電(SDR)[2]是于上世紀90年代提出的一種無線通信系統的體系結構。目前主要的軟件無線電平臺有通用處理器(GPP)、FPGA和DSP等。FPGA可以并行處理數據，DSP具有強大的數字信號處理能力，因此它們在軟件無線電中得到了廣泛的應用，但是FPGA和DSP的編程和調試對開發人員具有很高的要求[3]。近年來，隨著GPP性能的不斷提高，GPP在軟件無線電系統中的應用也越來越廣泛。本文主要討論了基于GPP和Windows操作系統的軟件無線電系統。
    GPP SDR通常采用如圖1所示的解決方案，GPP完成基帶數據的處理，硬件平臺完成對射頻的控制和與GPP的數據通信，射頻端完成數據的發射和接收。GPP與硬件平臺進行通信的通用接口有多種方式,如PCIe[4-5]、USB2.0[6]。USB3.0和GE（千兆以太網）等。USB2.0技術因為其接插方便，已被廣泛用于各種設備中。但是由于USB2.0的傳輸速率有限，使其在軟件無線電中應用受到了一定的限制[6]。目前正在推廣的USB3.0技術解決了USB2.0的傳輸速率問題。本文將主要分析USB3.0在基于GPP的軟件無線電系統中的應用,利用USB3.0技術實現WCDMA系統基帶數據的傳輸。在設計中針對WCDMA系統對硬件平臺傳輸的要求,例如下行對于上行傳輸的調度、HARQ響應等，在硬件平臺上驗證了USB3.0技術應用于WCDMA軟件無線電系統的可行性。

1 WCDMA系統需求及分析
1.1 WCDMA系統帶寬要求
    在進行硬件平臺設計之前,需要知道WCDMA系統的傳輸數據量及其帶寬。WCDMA系統以10 ms為一幀,每一幀由5個2 ms的子幀組成，每一幀又可分為15個時隙，每個時隙有2 560個碼片[7]，其幀結構如圖2所示。根據奈奎斯特采樣定率，要進行無失真的恢復信號，系統的采樣頻率必須為信號帶寬的2倍。另一方面，為了能在基帶信號抽取時得到更高的信噪比，將下行信道的采樣頻率定為系統碼片速率的4倍，即3.84 MS/s×4=15.36 MS/s，對每一個采樣使用3 B進行量化，則下行信道一秒的數據量為46.08 MB，每一個2 ms下行子幀的數據量為90 KB。對于上行信道，使用3.84 MHz的時鐘進行采樣，然后用3 B進行量化，則上行一秒的數據量為11.52 MB，每一個2 ms上行子幀的數據量為22.5 KB。WCDMA系統工作模式是頻分雙工（FDD），在同一個時間上下行的信道都有數據需要進行傳輸，所以在上面的采樣率下WCDMA系統的帶寬要求為57.6 MB/s。

1.2 WCDMA系統延時要求
    為了能在硬件平臺上實現WCDMA系統的基帶數據傳輸，需要滿足上面提出的各項要求。本文以WCDMA終端系統的HARQ為例展開討論。在WCDMA的協議中規定，一個下行子幀的HARQ響應信息應放在其被收下5 ms后的上行子幀中，WCDMA系統HARQ響應時間如圖3所示。在①號位置收完一個下行子幀，則其HARQ的ACK/NAK反饋必須在其5 ms后的上行子幀中，即②號位置后的上行子幀中（圖中的深色為一個下行子幀和與之對應的攜帶了HARQ反饋信息的上行子幀）。①號和②號位置之間的時間為5 ms。因此，可以將這些時間分為三部分：基帶采樣信號從射頻傳送到硬件平臺,并從硬件平臺傳向GPP的時間；GPP處理時間；GPP把數據發送到硬件平臺，硬件平臺發向射頻端的時間。

2 硬件平臺設計
    基于前文提出的GPP SDR解決方案，針對WCDMA系統對基帶數據傳輸的兩個要求,采用了USB3.0控制器和FPGA組成的基帶數據傳輸系統，其結構如圖4所示。FPGA作為控制的核心，完成從射頻端采集數據發向USB3.0控制器和從USB3.0控制器采集數據發向射頻端的操作。USB3.0控制器主要完成GPP與硬件平臺進行通信的USB3.0協議和基于USB3.0協議的數據傳輸。為了滿足這一要求，設計中使用了一款USB3.0控制器的外設芯片CYUSB3014[8],它引入了ARM9處理器作為內核,內部采用AHB總線方式,加載了ThreadX操作系統，在此基礎上實現了USB3.0通信協議同時向下兼容USB2.0和USB1.0的通信協議，它與FPGA的接口是可編程的Slave FIFO接口[9]，接口能達到3.2 Gb/s的傳輸速率。在緩存方面,設計時在硬件平臺上增加了兩塊1 GB的DDRII內存，FPGA對內存讀寫操作的最高傳輸速率能達到5.3 Gb/s。由于USB3.0控制器、DDRII內存和射頻接口這三部分的傳輸速率各個不相同，因此，在它們之間加入了FIFO進行速率的變換，此模塊不會影響硬件平臺的傳輸速率。綜上所述,可以發現FPGA與USB3.0控制器、DDRII及射頻端的接口速率恒定，因此USB3.0控制器與GPP進行通信的速率決定了硬件平臺的傳輸速率。

3 硬件平臺性能分析
3.1 系統傳輸速率分析
3.1.1 傳輸速率影響因素
    從第2節中的分析可以看到硬件平臺的傳輸速率是由USB3.0的傳輸所決定，因此，USB3.0的實際傳輸速率將是本文分析的重點。
    USB3.0采用了與USB2.0相同的4種傳輸方式：塊傳輸方式、同步傳輸方式、控制傳輸方式和中斷傳輸方式。為了能確保數據傳輸的正確性，在設計中將塊傳輸方式作為USB3.0控制器與GPP進行數據傳輸的方式，其包長為1 KB。在通信方式上，USB3.0采用全雙工的通信方式，所以在反饋機制上USB3.0對Endpoint增加了“突發”操作，即Device或者host在沒有收到確認信息的情況下，還能繼續傳送一定數量的包，每個包大小為1 KB。“突發”長度越長則傳輸的速率就越高，CYUSB3014最大能支持16個突發。在實驗中將USB3.0控制器能支持的最大突發設為16個。除了“突發”的長度會影響系統的傳輸速率，USB3.0控制器內部緩存的大小也會影響傳輸的速率。
    為了適應高速的傳輸和緩存,在USB3.0控制器CYUSB3014的內部采用了DMA的機制[10]，建立了兩個傳輸的channel，其內部的結構如圖5所示。從圖中可以看到channel中有多個數據緩存,其內部的傳輸是以緩存作為單位量，當一個緩存被生產者寫滿后，CYUSB3014會產生響應信息，通知Consumer從緩存中讀取數據進行傳輸。而緩存大小設置是不同的，每次傳輸的數據量也不相同，傳輸的速率也會不同。

3.1.2 傳輸速率的測試和分析
    上一節討論了在傳輸方式和“突發”長度一定的情況下，緩存的大小對傳輸的速率有著重要的影響。在實驗中針對緩存大小對傳輸速率的影響進行了測試，傳輸的速率和緩存的大小成正相關，緩存越大則傳輸的速率就越高。由第1節可知，下行一個子幀的數據量為90 KB，因此可以將緩存的大小設為6 KB，此時一個下行子幀的數據被分成15次傳輸,在此條件下USB3.0的傳輸速率為200 Mb/s，從吞吐率上來看完全滿足系統的要求，下面將討論在此速率下能否滿足WCDMA系統對傳輸延遲時間的要求。
3.2 回環延遲分析
3.2.1 回環延遲時間測試方案
    如上文所述，為了能滿足WCDMA系統的HARQ要求，系統的回環延遲時間也將成為討論的重點。從第1節可以知道，系統的延遲時間由三部分組成，這三部分的時間和必須小于WCDMA系統的HARQ響應時間。第二部分的時間為GPP處理所需要的時間，不屬于本文討論的重點。第一部分和第三部分的時間是由硬件平臺所產生的延遲時間，這兩部分的時間越短，則GPP能處理的時間就越長。為了能給GPP更多的處理時間，在滿足系統性能情況下,將GPP端發送上行子幀的時間設定為收到一個下行子幀的前18 KB數據之后，這樣GPP端對每個下行子幀基帶采樣數據的接收被分為兩部分，第一部分為18 KB，第二部分為72 KB。在圖6中用數據傳輸的方式模擬了一次WCDMA系統的HARQ的過程。一個子幀在①號位置開始被硬件平臺接收，則其對應的HARQ的反饋信息應在②號位置的上行子幀中被發到空口上。圖6中的⑤號部分的時間為GPP處理的時間。
    為了能直觀地反映硬件平臺的延遲時間，設計時去掉了GPP處理的時間,所以把計時的起點選在了圖6中的③號點上，計時的終點為④號點即硬件平臺收到了上行一幀的數據后，此時計算出的時間就為在硬件平臺上所消耗的時間，把這部分的時間稱為“回環延遲時間”。由于USB3.0的傳輸速率受到GPP上USB的帶寬、GPP內核使用情況等影響，導致數據從硬件平臺傳輸到GPP內存的時間為不定值。從圖6中可以看出，從計時點③開始，上行一個子幀的數據需要在3 ms內完成發送（即④號點的位置必須在②號位置的前面），否則一個上行子幀的數據就不能按時完成發送，造成上行丟包。

3.2.2 回環延遲時間結果及分析

　在設計中選用了主板自帶USB3.0接口的臺式計算機進行測試，計算機的參數如下：
    CPU：Inter(R)Core(TM)i5-2300 CPU @2.8 GHz
    內存：4.00 GB
    操作系統：32位Win7
    編程環境：VS2008
    測試的結果如圖7所示，橫坐標為延遲時間，縱坐標為回環延遲時間的概率分布。

    從測試結果可以看出,回環延遲時間主要集中在0.6~1 ms之間，GPP有比較充裕的時間進行數據的處理。從圖7中的統計可以看出延遲時間大于3 ms的概率為1.55×10-4，而WCDMA系統對空中接口丟包率的數量級要求為10-3，由于硬件平臺的延遲而帶來的丟包率遠小于系統的空中接口的丟包率，所以此硬件平臺能夠滿足WCDMA系統的要求。如需滿足更高的延時需求，則可以選擇基于Windows的實時操作系統，比如IntervalZero[11]，這部分工作有待未來的研究中繼續進行。
    本文分析了USB3.0技術應用于基于GPP的軟件無線電系統的可行性，并通過帶有USB3.0控制器和FPGA組成的硬件平臺，實現了WCDMA系統基帶數據的高速傳輸。通過分析和實驗,在本文的硬件平臺框架下USB3.0的最高傳輸速率能達到260 Mb/s， 應用于WCDMA系統的最高傳輸速率能達到200 Mb/s，回環延遲時間為0.7 ms左右，該結果證明USB3.0技術在GPP軟件無線電系統的基帶數據傳輸上能夠滿足WCDMA系統的帶寬和延時的要求。
參考文獻
[1] 3GPP TS 25.201 V10.0.0. Physical channels and mapping  of transport channels onto physical channels(FDD)[S].2010.
[2] JOHNSON P. New research lab leads to unique radio receiver[J]. E-Systems Team, 1985,5(4):6-7.
[3] PAWLOWSKI P, DABROWSKI A, SKRZYPEK P. Software  defined radio-design and implementation of complete platform[C]. IEEE 14th International Symposium on Design and Diagnostics of Electronic Circuits & Systems (DDECS), Cottbus,2011.
[4] TAN K, Zhang Jiansong, Fang Ji, et al. Sora: high performance software radio using general purpose multi-core processors[C]. In 6th USENIX Symposium on Networked Systems Design & Implementation (NSDI) 2009, USENIX, 2009.
[5] Guo Peng, Qi Xin, Xiao Limin,et al. A novel GPP-based  software-defined radio architecture[C].1st International ICST  Workshop on C-RAN,Kunming,2012.
[6] Zhou Jing, Qi Xin, Su Xin,et al. Investigation on USB 2.0 in Software-Defined Radio[C]. 1st International ICST Workshop on C-RAN,Kunming,2012.
[7] 3GPP TS 25.211 V10.0.0. Physical channels and mapping  of transport channels onto physical channels(FDD)[S].2010.
[8] Cypress semiconductor.EZ-USB?誖FX3 SuperSpeed USB Controller[S].2012.
[9] Cypress Semiconductor. Designing with the EZ-USB FX3 Slave FIFO Interface[S].2012.
[10] Cypress Semiconductor.FX3 Programmers Manual[S].2012.
[11] Interval Zero RTX RTOS[OL].[2012-06-20].www.intervalzero.com.