超聲檢測(cè)技術(shù)近年來取得了長足的進(jìn)步，正在向檢測(cè)自動(dòng)化、分析智能化、多通道等方向快速發(fā)展，并在電力、航空航天、石化、軍事、工業(yè)制造、醫(yī)療等領(lǐng)域被廣泛應(yīng)用[1]。在超聲檢測(cè)中，超聲信號(hào)采集系統(tǒng)與上位機(jī)的數(shù)據(jù)通信主要有兩種方式：PCI總線傳輸方式和以太網(wǎng)方式。目前的應(yīng)用以PCI傳輸方式為主，該方式簡便高效，但在遠(yuǎn)距離傳輸方面受到限制。而運(yùn)用以太網(wǎng)方式更適用于需要遠(yuǎn)距離數(shù)據(jù)傳輸、檢測(cè)信息互聯(lián)網(wǎng)共享、在線監(jiān)測(cè)的場合[2]。目前國外已開發(fā)出基于以太網(wǎng)傳輸?shù)亩嗤ǖ莱暡杉到y(tǒng)，但價(jià)格昂貴，且購置前需要進(jìn)行特殊定制。而國內(nèi)在這方面尚未發(fā)現(xiàn)有成熟的產(chǎn)品面世。因此，對(duì)以太網(wǎng)接口的多路超聲檢測(cè)器模塊的研究有著重要的實(shí)際意義。

1 基本功能和整體方案
1.1 基本功能
    本系統(tǒng)以小型化和數(shù)字化為研究目標(biāo)，實(shí)現(xiàn)系統(tǒng)模塊化設(shè)計(jì)。系統(tǒng)設(shè)計(jì)的基本功能是制作一套4通道超聲檢測(cè)模塊，在模塊內(nèi)部每一個(gè)通道可獨(dú)立工作，包括單路超聲探頭的高壓脈沖激勵(lì)、信號(hào)的隔離限幅。同時(shí)，4個(gè)通道的超聲回波信號(hào)經(jīng)過帶通濾波、信號(hào)放大、A/D轉(zhuǎn)換后以并行的方式同時(shí)進(jìn)入數(shù)據(jù)處理單元。其優(yōu)點(diǎn)是：(1)提高了模塊的集成度，減少了元件數(shù)目，大大減小了模塊的尺寸大小，方便以后的硬件擴(kuò)展；(2)提高了數(shù)據(jù)吞吐率。把整個(gè)系統(tǒng)的最小采集模塊設(shè)計(jì)成4通道，以便在有大量通道時(shí)，系統(tǒng)將可按照4通道為一個(gè)單位將所有的通道輪詢一遍，從而使得系統(tǒng)采集超聲回波信號(hào)的時(shí)間比單路選通的時(shí)間縮短4倍，使系統(tǒng)的數(shù)據(jù)吞吐率大大增加。
1.2 整體方案
    系統(tǒng)整體設(shè)計(jì)框圖如圖1所示，分為三個(gè)部分：采集卡前端、采集卡接口、采集卡后端。采集卡前端主要為超聲波信號(hào)的發(fā)射與接收電路，該電路的核心包括高壓激勵(lì)信號(hào)的產(chǎn)生，超聲回波信號(hào)的隔離、限幅、緩沖電路以及4通道模擬開關(guān)。采集卡前端為硬件可擴(kuò)展設(shè)計(jì)，即整個(gè)系統(tǒng)搭建完成之后會(huì)有多塊采集卡前端板卡連接在采集卡接口部分；采集卡接口部分完成連接采集卡后端與多個(gè)采集卡前端的任務(wù)；采集卡后端實(shí)現(xiàn)超聲回波信號(hào)的放大、帶通濾波、A/D轉(zhuǎn)換、數(shù)據(jù)預(yù)處理以及數(shù)據(jù)融合并傳輸?shù)墓δ堋?/p>

2 功能設(shè)計(jì)與實(shí)現(xiàn)
2.1 硬件擴(kuò)展的設(shè)計(jì)思路及實(shí)現(xiàn)方案
    本系統(tǒng)硬件擴(kuò)展有并聯(lián)和串聯(lián)兩種方式。并聯(lián)式擴(kuò)展的實(shí)現(xiàn)方法是將采集卡前端、采集卡接口、采集卡后端中的模擬信號(hào)數(shù)字化部分集成在一起，以并聯(lián)的方式將A/D數(shù)據(jù)接口接入FPGA中。并聯(lián)擴(kuò)展方式的優(yōu)點(diǎn)：
    (1)各個(gè)通道之間相互獨(dú)立工作(包括超聲探頭的激勵(lì)與超聲回波信號(hào)接收)。這一點(diǎn)也可作為超聲波相控陣技術(shù)的基礎(chǔ)。
    (2)因?yàn)闆]有了分時(shí)復(fù)用，大大增加了系統(tǒng)的數(shù)據(jù)吞吐率，使整個(gè)系統(tǒng)的實(shí)時(shí)性得到了提高。
    同時(shí)，并聯(lián)擴(kuò)展方式的瓶頸和缺點(diǎn)也非常明顯：
    (1)系統(tǒng)的最大通道數(shù)受制于FPGA的邏輯單元數(shù)、可用I/O管腳數(shù)、片內(nèi)存儲(chǔ)器資源。
    (2)系統(tǒng)的功耗、電路板的面積、成本隨著通道數(shù)的增加而成倍地增加。
    而串聯(lián)式擴(kuò)展是利用一塊采集卡后端與多塊采集卡前端通過采集卡接口達(dá)到對(duì)超聲回波信號(hào)分時(shí)復(fù)用的目的。
    串聯(lián)擴(kuò)展方式減少了器件的數(shù)量，提高了系統(tǒng)的集成度。在這種擴(kuò)展方式下，系統(tǒng)按照4路一組的方式分時(shí)輪詢所有通道，在滿足多路超聲波回波信號(hào)處理實(shí)時(shí)性要求情況下，系統(tǒng)的通道數(shù)會(huì)受到一定的限制。但本系統(tǒng)還是選擇串聯(lián)式擴(kuò)展方式搭建整個(gè)系統(tǒng)。
2.2 FPGA功能實(shí)現(xiàn)
    FPGA是本系統(tǒng)的核心處理器之一，其功能包括LVDS高速數(shù)據(jù)接收、超聲回波信號(hào)數(shù)據(jù)存儲(chǔ)、ARM與FPGA之間總線模擬、A/D轉(zhuǎn)換器的控制以及超聲探頭高壓激勵(lì)控制信號(hào)的產(chǎn)生。
    FPGA內(nèi)部需要協(xié)調(diào)A/D轉(zhuǎn)換器、高壓激勵(lì)控制信號(hào)以及RAM讀寫時(shí)序。以單路為例，其中A/D轉(zhuǎn)換器采樣的時(shí)序控制是核心。A/D轉(zhuǎn)換器的控制要與超聲回波信號(hào)同步工作，即當(dāng)ARM給出“采樣開始”信號(hào)時(shí)，F(xiàn)PGA控制圖中Pulse模塊產(chǎn)生一個(gè)持續(xù)1 ?滋s的脈沖驅(qū)動(dòng)采集卡前端的負(fù)高壓窄脈沖產(chǎn)生電路激勵(lì)超聲探頭產(chǎn)生超聲波，同時(shí)打開A/D采樣功能并與雙口RAM協(xié)同工作將超聲回波信號(hào)的數(shù)字量存儲(chǔ)起來。當(dāng)存儲(chǔ)完畢后再由A/D控制模塊給出一個(gè)“采樣結(jié)束”信號(hào)，標(biāo)志此次采樣的完成。對(duì)于本系統(tǒng)所完成的4路超聲回波信號(hào)處理模塊只需要另外添加3個(gè)Ultrasound_Data_Block模塊和一個(gè)8 bit寬的數(shù)據(jù)選擇模塊就可方便實(shí)現(xiàn)擴(kuò)展。
    FPGA單路模塊如圖2所示，圖中的Ultrasound_Data_Block模塊負(fù)責(zé)LVDS高速數(shù)據(jù)接收、超聲回波信號(hào)數(shù)據(jù)存儲(chǔ)、ARM與FPGA之間總線的搭建。

    為實(shí)現(xiàn)系統(tǒng)的高集成度，本系統(tǒng)所用A/D轉(zhuǎn)換器為LVDS輸出。低壓差分信號(hào)（LVDS）是高速、低電壓、低功率、低噪聲通用I/O接口標(biāo)準(zhǔn)[3]，同時(shí)LVDS信號(hào)數(shù)據(jù)輸出采用雙邊沿采樣，在100 MHz的采樣頻率下，4路LVDS數(shù)據(jù)輸出均高達(dá)400 MHz。LVDS串行數(shù)據(jù)需要轉(zhuǎn)換為并行8 bit數(shù)據(jù)以用于存儲(chǔ)和傳輸，在FPGA內(nèi)部完成數(shù)據(jù)串行轉(zhuǎn)并行的工作由圖3中AD_LVDS模塊完成。其中DCO是LVDS時(shí)鐘入，F(xiàn)CO是幀同步LVDS輸入，D是數(shù)據(jù)LVDS輸入，Data_8b是8 bit A/D采樣數(shù)據(jù)并行輸出，CLK_Frema_out是并行數(shù)據(jù)的同步時(shí)鐘，用于為后級(jí)提供時(shí)鐘信號(hào)。
    超聲回波信號(hào)的存儲(chǔ)在本系統(tǒng)中選用雙口RAM來實(shí)現(xiàn)。雙口RAM通過Xilinx12.4的Core Generator中的IP核產(chǎn)生，對(duì)應(yīng)于圖3中的Dual_ram。其中雙口RAM的A口(地址線addra、數(shù)據(jù)總線dina、寫使能信號(hào)wea、時(shí)鐘信號(hào)clka)負(fù)責(zé)將超聲回波信號(hào)寫入到雙口RAM中，B口(地址線addrb、數(shù)據(jù)輸出總線doutb、時(shí)鐘信號(hào)clkb)則負(fù)責(zé)通過ARM和FPGA之間的總線連接傳輸數(shù)據(jù)。
    ARM與FPGA之間的總線處理模塊如圖3中ARM_bus所示。圖中由ARM提供的信號(hào)：arm_hclk(時(shí)鐘信號(hào))、arm_nOE(使能信號(hào))、arm_nGCS(片選信號(hào))、arm_add_bus(地址總線)、ram_data(數(shù)據(jù)總線)通過FPGA的高速I/O口與外部的ARM相連實(shí)現(xiàn)數(shù)據(jù)的交換，而ram_clk、arm_data_bus、ram_add則連接到雙口RAM的B口。

2.3 ARM功能及網(wǎng)絡(luò)接口的實(shí)現(xiàn)
    為了通過以太網(wǎng)的方式實(shí)現(xiàn)系統(tǒng)控制、數(shù)據(jù)傳輸?shù)墓δ埽灸K利用ARM嵌入式系統(tǒng)。ARM嵌入式系統(tǒng)很容易提供網(wǎng)絡(luò)支持等功能，將每臺(tái)儀器通過網(wǎng)口實(shí)現(xiàn)網(wǎng)絡(luò)互聯(lián)，既可以組成局域網(wǎng)，實(shí)現(xiàn)數(shù)據(jù)的多通道采集，也可以連接至互聯(lián)網(wǎng)，實(shí)現(xiàn) Internet 遠(yuǎn)程控制[4]。
    本系統(tǒng)數(shù)據(jù)存儲(chǔ)在FPGA內(nèi)部例化的RAM上。從ARM的角度，F(xiàn)PGA實(shí)際上就是一段連續(xù)的RAM空間，其中地址0x18000000~0x18003FFF存放了第4個(gè)通道各自的超聲回波數(shù)據(jù)，每個(gè)通道存儲(chǔ)空間大小為4 096 B。ARM中嵌入Linux實(shí)時(shí)操作系統(tǒng)后，通過編寫Linux底層驅(qū)動(dòng)程序，解決了ARM對(duì)FPGA內(nèi)部總線的驅(qū)動(dòng)以及數(shù)據(jù)通信的工作。另外，運(yùn)用Socket網(wǎng)絡(luò)編程來處理以太網(wǎng)數(shù)據(jù)通信及控制部分。
    本系統(tǒng)的網(wǎng)絡(luò)傳輸協(xié)議采用UDP協(xié)議，其優(yōu)點(diǎn)是[5]：基于無連接的協(xié)議，速度比TCP更快；可以使用廣播的方式進(jìn)行多地址發(fā)送；傳輸需要占用的網(wǎng)絡(luò)帶寬小。
    對(duì)于4通道超聲采集模塊而言，每個(gè)通道的數(shù)據(jù)采樣深度是4 096 B。由于UDP數(shù)據(jù)報(bào)的長度最大為1 500 B，則對(duì)于單個(gè)通道的采樣數(shù)據(jù)需要進(jìn)行拆分。本系統(tǒng)中將每個(gè)通道的采樣數(shù)據(jù)分成4份，每份含有1 024 B的采樣數(shù)據(jù)。同時(shí)在采樣數(shù)據(jù)的末尾加入2 B的數(shù)據(jù)標(biāo)識(shí)，其中第一個(gè)字節(jié)標(biāo)識(shí)為“第幾通道”，用來區(qū)分不同通道超聲回波數(shù)據(jù)；第二個(gè)字節(jié)標(biāo)識(shí)為“第幾份數(shù)據(jù)”，用來表示此UDP報(bào)中的1 024 B數(shù)據(jù)是4 096個(gè)采樣深度的第幾份。

    由上述數(shù)據(jù)，可得本系統(tǒng)對(duì)缺陷位置的測(cè)量誤差在5%以內(nèi)，對(duì)試塊厚度的測(cè)量誤差在1%以內(nèi)。系統(tǒng)有較高的準(zhǔn)確性，達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)。
    本系統(tǒng)設(shè)計(jì)了4路超聲最小單元采集卡，同時(shí)提出了兩種用于硬件擴(kuò)展的方式，并給出了FPGA和ARM功能的具體設(shè)計(jì)與實(shí)現(xiàn)。實(shí)驗(yàn)表明，整個(gè)系統(tǒng)工作穩(wěn)定且回波信號(hào)接收質(zhì)量良好，達(dá)到了預(yù)期目標(biāo)。
參考文獻(xiàn)
[1] 陶有恒.數(shù)字化超聲波探傷儀控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 重慶：重慶大學(xué)，2009.
[2] 鄧軍.基于嵌入式系統(tǒng)超聲波探傷的研究[D].北京：北京交通大學(xué)，2008.
[3] 徐孟祥，張爾楊.LVDS與高速PCB設(shè)計(jì)[J].電子工程師，2005，31(5)：38-40.
[4] 常青龍.基于ARM平臺(tái)的超聲波自動(dòng)探傷硬件系統(tǒng)的研制[D].南京：南京航空航天大學(xué)，2008.
[5] 謝希仁.計(jì)算機(jī)網(wǎng)絡(luò)（第五版）[M].北京：電子工業(yè)出版社，2008.