要點
1.導通電阻與柵極電荷規格的改善正在變得更難以實現和更昂貴。
2.作為功率開關器件的選擇，硅遠未到死亡盡頭，仍然還有發展余地。
SiC(碳化硅)和GaN(氮化鎵)是使用寬帶隙半導體的新型開關功率晶體管，它們很可能會持續顯著地增加功率轉換效率(參考文獻1)。但是，一直表現良好的硅功率MOSFET現在占市場統治地位，未來很多年，這種現狀仍將持續下去。今年2月5日~9日在佛羅里達州奧蘭多召開的APEC(實用功率電子大會)，傳統上一直是最大的功率開關器件展示會，也是檢驗功率MOSFET技術的一個好場所。
功率MOSFET通常會按其阻斷電壓(VB)范圍，劃分為多個區間，常見區間有小于40V、小于100V和小于600V。功率MOSFET的最大市場是消費市場和服務器/筆記本市場，因此小于100V阻斷電壓的MOSFET通常是該器件性能趨勢的領頭羊。
過去，硅功率MOSFET的發展可以搭數字硅工藝的順風車。數字IC受益于摩爾定律所預測的晶體管密度增長，規模經濟性意味著價格的下跌會伴隨性能的增加，功率MOSFET也有類似的特性。不過好時光已一去不復返，硅MOSFET似乎正在達到硅技術的性能極限。
國際整流器公司電源管理器件業務部門總監Stéphane Ernoux表示：“趨勢是花費越來越多，而性能的提高越來越小。‘花費多’是指開發更復雜的硅技術。這種狀況的一個連鎖反應是，當硅片進步了，封裝就成為一個限制因素。如果回頭看5年、10年或15年前，所有關注點都在硅片上，而封裝對MOSFET性能的貢獻很小，而現在硅片已經很好，(功率MOSFET制造商)必須關注對封裝的改進。”
三大因素能夠實現對功率密度的提升：如Ernoux指出的那樣，硅結構仍有一定的提高空間。晶圓減薄是技術上的另一種提升，而封裝創新則排名第三。通常，半導體制造商購買的晶圓都通過了晶圓供應商的一次切割和拋光步驟。MOSFET制造工藝是在晶圓上制作出MOSFET。由于功率MOSFET是垂直型器件，因此關鍵在于晶圓要盡可能薄，以降低導通電阻。減薄是在晶圓處理末段，切割工藝前的一個研磨工藝。制造商們在8mil厚的晶圓上制作出了第一代MOSFET，現在常用的是2mil厚的晶圓。
半導體制造商們用晶圓減薄方法制造IGBT已有大約10年的時間了。與功率MOSFET不同，IGBT從減薄中得到的好處是保持擊穿電壓， 而不是降低導通電阻。制造商一般采用6英寸晶圓做IGBT，它不太容易被折曲， 減薄工藝也不復雜。功率MOSFET一度不用減薄法，它率先數年轉向8英寸晶圓。最初曾因損壞問題，減薄工藝和8英寸薄晶圓的取放導致了合格率不高。MOSFET制造商被迫根據機械式運載器而開發自有的IP(知識產權)，用以取放薄的晶圓。
去年， 英飛凌公司在位于奧地利Villach的功率開發廠，用300mm(約12英寸)薄晶圓生產出了第一個功率MOSFET樣品(圖1)。該公司稱，這些芯片規格等同于200mm晶圓上的相當器件(參考文獻2)。由于晶圓減薄以及硅器件結構方面的持續進步，功率MOSFET的電阻現在已很低，使封裝電阻以及片芯與引線框連接的寄生電感成為了重點。在解決MOSFET大電流方面，相對薄而脆弱的打線是限制因素；在大功率高性能器件中，夾線(clip)已取而代之成為標準。
圖1，英飛凌最近推出的功率MOSFET做在薄的300 mm(約12英寸)直徑晶圓上。這些芯片達到了與200 mm晶圓上相當器件同樣的規格。
夾線有更低的導通電阻與寄生電感，這兩者都會降低器件的開關速度。導通電阻與柵極電荷共同構成了MOSFET中常用的FOM(品質因數)：FOM=RDS(ON)×Qg，其中RDS(ON)為導通電阻，Qg為柵極電荷。柵極電荷通常與硅片中電流路徑的面積有關，一般與導通電阻呈相反的變化。通常，源于硅器件結構的性能增強要以導通電阻或柵極電荷為代價，制造商要根據應用對最小導通電阻或更快轉換的需求，對器件作出微調。晶圓減薄和片芯接線的改進都能改善電阻與寄生電感指標，而不影響柵極電荷。因此，這些進步對器件性能的影響要大于向下一種硅器件結構的轉換(圖2)。
圖2，不久前，硅器件結構上的改進推動了功率MOSFET性能的增長。現在，工藝上的進步(如晶圓減薄和封裝創新)則是主要的進步。
飛兆半導體公司低壓MOSFET技術開發副總裁Chris Rexer認為：“晶圓減薄為導通電阻提供了約25%的改進，而從傳統打線技術轉到夾線技術則提供了20%的改進。與向另外硅技術結點轉換相比，這些改進非常明顯。”
夾線技術并非片芯連接方面的唯一進步。擴散焊(diffusion solder)對于片芯底部與封裝的接合也很重要。除了因更薄的打線而獲得了較傳統軟焊更低的電阻和更好的熱傳導以外， 擴散焊還不含鉛， 它對ROHS這種“綠色環保”倡議是一種關鍵的特性(圖3)。例如，2014年將實現更嚴格的ELV(汽車壽命終結)ROHS規定，它可能要求歐洲汽車上使用100%無鉛封裝。英飛凌已推出了40V的OptiMOS T2功率MOSFET，它兼有擴散焊和薄晶圓工藝技術，該公司稱已超過了硅芯片與封裝連接的引線焊的現有ROHS規定。
圖3，SuperS08封裝包括頂端安裝的夾線技術，以及降低系統封裝傳導損耗的擴散焊技術。擴散焊有更薄的連接層，成為英飛凌薄晶圓MOSFET工藝的補充，現在的器件實現了60μm的片芯厚度。
由于采用了更小的片芯， 以及封裝技術的進步，增加了功率密度，MOSFET驅動器的封裝正在變得越來越實用。以前，對于要求有小的占位面積和低成本的產品，這些驅動器都顯得太大，價格太高?，F在，調整低側與高側開關是一種匹配開關特性的實用方法。2004年，英特爾首次提出了DrMOS驅動器規格的設計方案，但該概念的高成本和復雜性限制了它的采納。而今天功率密度的增長已使配對開關技術成為可能。
圖4，德州儀器公司Power Block器件的剖面圖，它采用了PowerStack技術，以厚的銅夾固定了高側MOSFET和低側MOSFET。低側片芯連接到引線框的基礎焊盤，為低側MOSFET提供接地連接。這種結構在電路板面積、電流水平、功率效率，以及散熱控制方面獲得了顯著的效益。
德州儀器公司有獨特的NexFET技術，它采用了橫向(而非縱向)的硅器件結構。橫向結構將NexFET的阻斷電壓限制在25V。雖然該技術可以支持高的阻斷電壓，但這樣就需要更大的片芯面積，可能導致價格的上漲。NexFET還獲益于智能的封裝。PowerStack產品在一個封裝中同時包含了一個高側和一個低側FET(圖4)。器件不是采用背靠背的結構，而是垂直堆疊形式，縮短了電路路徑，因此降低了電阻，更重要的是減小了電感。電感的這種下降可以獲得800kHz~1MHz的開關頻率。