引言
隨著人們對于電子產品的要求越來越高，以80C51系列為代表的8位處理器系統開始面臨越來越多的局限和挑戰，人們對于高性能芯片和嵌入式功能的呼聲也越來越高。16/32 位的處理器系統得到了前所未有的關注和重視。32位ARM體系系列處理器便是其中的代表。S3C4510B處理器是基于ARM7體系16/32位RISC 處理器，內部集成了8KB的CACHE/SDRAM，內嵌EARTHNET控制器，擁有7種處理器模式和內部多線程和外部多處理器的處理器結構。在嵌入式系統中具有重要意義的異常中斷技術在S3C4510B系統中也體現了ARM體系獨有的一些的特點。本文根據S3C4510B系統的特點，分析了該系統中七種異常中斷的功能及特點。并給出了SWI異常中斷(外部中斷)和IRQ異常中斷(軟件中斷)的應用實例代碼。
1 S3C4510B系統中的異常中斷
1.1 S3C4510B系統異常中斷的特點
S3C4510B系統中控制程序執行流程的方式通常有三種，一是正常程序執行過程，即根據指令類型增加程序計數器PC使程序順序執行；二是通過跳轉的方式來控制程序的執行，可以利用跳轉的命令執行跳轉操作，也可以通過直接修改程序計數器來達到跳轉的目的；三是異常中斷的方式，可以根據軟件的執行情況，外部設備的異常請求等實現內部、外部異常的處理，系統功能的調用和程序進程的控制等功能。
S3C4510B系統的異常中斷具有以下幾個特點。首先，作為ARM體系RTOS(實時操作系統)組成部分，程序中的異常中斷必須按照ARM體系的要求進行處理器模式的轉換。其次，如果對系統的優化有需求時，可以進行32位的ARM處理指令和16位的THUMB指令的轉換。另外，S3C4510B處理器正常運行時，保存的返回地址是通過將PC存入LR寄存器完成的，由于中斷產生時的計數器PC的值有時已經更新，如產生了外部中斷和快速中斷等；有時可能尚未更新，如軟件中斷和未定義指令中止等，故必須根據實際情況對返回地址進行軟件修正之后才能正確返回。最后還要注意，ARM體系支持c語言和匯編語言程序的相互之間的調用，并有ATPCS 規則進行協調，所以異常中斷處理程序必需按照ATPCS規則進行寄存器處理。
1.2 S3C4510B系統中的異常中斷的類型
S3C4510B擁有七種不同的異常中斷類型，分別適應于不同的中斷需要。根據ARM系列處理器的特點，各種異常中斷對應于ARM系列的不同工作模式。其種類和對應關系如表1所示。
其中，復位中斷是優先級最高的中斷。在復位引腳有效的前提下，系統加電或系統復位時都會引起復位中斷。數據訪問中止是在數據訪問指令的目標地址不存在或者該地址不允許當前指令訪問的情況下產生的。指令預取中止中斷是處理器或系統協處理器認為當前指令未定義，當系統預取該指令時，本中斷執行。未定義中止在處理器或系統協處理器認為當前指令未定義時產生，故而可以根據該異常中斷機制仿真浮點向量運算。快速中斷和外部中斷都是在對應的中斷請求引腳有效，且狀態寄存器中的相應中斷禁止標志位清零時產生。其中的外部中斷還可以用來進行各系統進程的切換；軟中斷由用戶定義，在程序運行時由SWI指令調用，可用于用戶模式下的程序調用特權模式指令。在RTOS系統中可以通過該中斷機制實現系統功能調用。
1.3 S3C4510B系統對異常中斷的響應
S3C4510B系統對異常中斷的響應流程如下：
（1） 保存處理器當前狀態寄存器CPSR的值、中斷屏蔽以及各條件標志位到將要執行的異常中斷的SPSR中。 電子電路圖
（2） 設置當前程序狀態寄存器CPSR的值。其中包括：設置CPSR相應位的值使處理器進入特定的處理器模式；按要求屏蔽中斷，通常應該屏蔽IRQ中斷，在FIQ中斷時屏蔽FIQ中斷。
（3） 設置Lr寄存器。將中斷相應模式的Lr寄存器的值設置為異常中斷的返回地址。
（4） 處理程序計數器PC。將PC值設為相應的中斷向量的地址，從而實現跳轉以執行中斷程序。
當處理器執行完以上流程之后，處理器已經自中斷向量進入異常中斷的處理狀態。異常中斷處理完畢之后，在異常中斷程序的末端，處理器進入異常中斷的返回狀態，其流程如下:
(1) 恢復狀態寄存器。將保存在中斷模式中的SPSR值賦給當前的狀態寄存器。
(2) 將返回地址復制到程序計數器。這樣程序將返回到異常中斷產生的下一條指令或出現問題的指令處執行。
整個響應與返回的過程如圖1所示。
需要注意的是，對于不同的異常中斷，其返回地址的計算方法也是不同的。IRQ和FIQ異常中斷產生時，程序計數器PC已經更新，而SWI中斷和未定義指令中斷是由當前指令自身產生的，程序計數器PC尚未更新，所以要計算出下一條指令的地址來執行返回操作；指令預取中止異常中斷和數據訪問異常中斷要求返回到出現異常的執行現場，重新執行操作。
2 S3C4510B系統中的異常中斷處理程序的安裝
S3C4510B系統通過異常向量表安裝異常中斷處理程序，即將異常向量表指向異常中斷處理程序的入口，實現面向異常中斷的跳轉。這里需要介紹一下 S3C4510B系統的中斷向量表。在S3C4510B系統中，無論在地址重映射之前還是之后，異常中斷向量表的入口地址為固定的（見表1）。當系統運行到滿足異常中斷條件而產生異常中斷時，系統將自動跳入相應的異常中斷向量表中。而在異常向量表中保存的，正是利用跳轉指令或ldr指令指向該中斷的異常中斷處理程序的指令程序，這樣就實現了異常中斷處理程序的安裝。以SWI軟中斷為例,異常中斷安裝的基本順序如圖2所示，其中異常中斷向量的地址是固定的，其他地址為假設的。
2.1 利用跳轉指令實現異常中斷的安裝
將BL指令放置到中斷向量表的特定位置，跳轉目標地址為中斷處理程序的首地址，便可直接實現異常中斷的安裝。其優點是BL指令可以直接保存地址，缺點是BL的跳轉范圍只有32MB的地址空間，如bl SWI_Handler。
2.2 利用ldr指令實現異常中斷的安裝
利用ldr直接向程序計數器PC中賦值也可以實現中斷處理程序的安裝。先要將異常中斷處理程序首地址的絕對地址放在鄰近的一個存儲單元中，然后用ldr命令將該內存單元中的地址讀取到PC中。其優點是可調用程序的范圍不受限制，如：
ldr pc,SWI_ADDR
……
SWI_ADDR dcd SWI_Handler
以上兩種安裝方法各有優缺點，需要根據實際情況來選擇。 電子技術書籍網
3 S3C4510B系統中SWI異常中斷實例
S3C4510B中的SWI指令可以用來實現RTOS中的系統功能調用。它由用戶模式下當前執行的指令引發，通過一個24位的立即數來指代SWI需要調用的系統功能，調用執行的過程在特權模式中進行。
3.1 SWI異常中斷的處理程序
通常我們把SWI的中斷處理程序分為兩級，分別完成立即數的讀取和功能調用的執行。其指令代碼如下：
……
stmfd sp!,{r0-r12,lr}
保護現場，保存寄存器的值
ldr r0,[lr,#-4]
lr寄存器保存指令
bic r0,r0,#0XFF000000 ;讀取指令中的24位立即數
……
cmp R0,#MaxOfSWI
判斷立即數是否有效
ldrls pc,[pc,r0,lsl #2]
b OutOfSWIRange ;超出范圍
JumpListofSWI
dcd SWIPro_0
dcd SWIPro_1
……
其他所有的軟中斷入口
SWIPro_0
進入SWI對應立即數0的中斷處理程序
……
對應立即數0的中斷處理程序
b EndOfSWI
SWIPro0
進入SWI對應立即數1的中斷處理程序
……
對應立即數1的中斷處理程序
b EndOfSWI
……
其他的SWI處理程序
EndOfSWI
1dmfd sp!,{r0-r12,pc}^
恢復各寄存器
3.2 SWI異常中斷的調用與返回
對于SWI異常中斷的調用要根據中斷現場所處的處理器模式進行調用。通常用戶模式下調用SWI功能只需將處理器所需要的參數存放于寄存器中，然后調用相應功能號的系統功能。
Mov r0，#80
假設參數為#80
swi 0X1
SWI中斷立即數1
由于SWI中斷功能調用在特權模式下執行，故而當在特權模式下調用SWI功能時，必須對當前模式下的SPSR和寄存器LR進行保存。
stmfd sp!,{r0－r12,lr}
保存寄存器
mov r1,sp
mov r0, spsr_svc
stmfd sp!,{r0} ;保存SPSR
……
讀取立即數，調用SWI中斷處理程序
ldmfd sp!,{r0} ;恢復SPSR
msr spsr_svc, r0
ldmdf sp!,{r0-r12,lr}^ ;恢復其他寄存器
4 S3C4510B系統中的IRQ異常中斷實例
4.1 IRQ異常中斷的產生
S3C4510B處理器系統常用于進行外部異常的響應和操作系統進程的控制。CPSR寄存器的I控制位置0時，處理器在指令邊界查詢是否有IRQ請求，系統的外部中斷管理器或者外設通過使能處理器的IRQ輸入管腳產生IRQ異常中斷。
4.2 IRQ異常中斷的處理程序
IRQ異常中斷產生后，根據中斷向量的指令跳入相應的中斷處理程序。系統的外圍中斷管理硬件會將所用的IRQ中斷請求按照優先級進行排列，把最高優先級的IRQ中斷的信息放入寄存器中。通常的IRQ中斷處理程序也需要保存返回地址、寄存器，而且需要屏蔽IRQ中斷，以保證優先級較高的中斷完全處理。
sub lr,lr,#4
stmfd sp!,{lr}
保存返回地址
mrs r14,spsr_irq
stmfd sp!,[r12,r14]
保存r12,spsr
mov r12,#IntBase
讀取中斷管理接口的基址
ldr r12,[r12,#IntLevel]
計算當前中斷的物理地址
mrs r14,cpsr
bic r14,r14,#0X80
清零IRQ中斷禁止位
msr cpsr_irq,r14
開IRQ中斷
ldr pc,[ pc,r12,lsr #2]
跳轉到相應的中斷處理程序
dcd PirQ0Handler
dcd PirQ1Handler
…
dcd PirQnHandler
優先級為n的中斷處理程序地址
PirQ0Handler
stmfd sp!,{r0-r11}
……
優先級為1的中斷處理程序
ldmfd sp!,{r0-r11}
msr spsr_irq,r14
恢復r12和spsr
ldmfd sp!,{pc}^ ;中段返回
……
dcd PirQnHandler
中斷優先級為N的中斷處理程序
……
4.3 IRQ異常中斷在進程控制中的應用
S3C4510B處理器系統中的進程之間的切換也是通過IRQ來完成的。操作系統中的每一個進程都由進程控制塊PCB來表示,PCB中包含了進程相關的信息。比如，當某一進程進行到一定的程度時，利用IRQ中斷將當前進程中斷，保存需要保存的寄存器的值之后，切換到另一進程中執行。
5 結束語
S3C4510B的異常中斷機制較為復雜，但也正是因為其復雜的機制,使我們在開發的過程中有了更靈活的選擇。用好了異常中斷，不僅可以實現系統的實時響應，而且對于提高系統效率和提升整體性能方面都有著很大的幫助。希望本文能夠對S3C4510B系統的開發者有所幫助。
參考文獻
1 杜春雷.ARM體系結構與編程. 北京：清華大學出版社
2 馬忠梅，馬廣云等.ARM嵌入式處理器結構與應用基礎. 北京：北京航空航天大學出版社，2002.6
3 S3c4510b Data Sheet. SAMSUNG.1999.3
4 ARM Limited. Developer suit(Version 1.1), Assembler Guide.ARM DUI 0068A,2000