MOSFET的 工作原理
MOSFET的原意是：MOS（Metal Oxide Semiconductor金屬氧化物半導體），FET（Field Effect Transistor場效應晶體管），即以金屬層（M）的柵極隔著氧化層（O）利用電場的效應來控制半導體（S）的場效應晶體管。
功率場效應晶體管也分為結型和絕緣柵型,但通常主要指絕緣柵型中的MOS型（Metal Oxide Semiconductor FET）,簡稱功率MOSFET（Power MOSFET）。結型功率場效應晶體管一般稱作靜電感應晶體管（Static Induction Transistor——SIT）。其特點是用柵極電壓來控制漏極電流，驅動電路簡單，需要的驅動功率小，開關速度快，工作頻率高，熱穩定性優于GTR，但其電流容量小，耐壓低，一般只適用于功率不超過10kW的電力電子裝置。
2.功率MOSFET的結構和工作原理
功率MOSFET的種類：按導電溝道可分為P溝道和N溝道。按柵極電壓幅值可分為；耗盡型；當柵極電壓為零時漏源極之間就存在導電溝道，增強型；對于N（P）溝道器件，柵極電壓大于（小于）零時才存在導電溝道，功率MOSFET主要是N溝道增強型。
2.1.功率MOSFET的結構
功率MOSFET的內部結構和電氣符號如圖1所示；其導通時只有一種極性的載流子（多子）參與導電，是單極型晶體管。導電機理與小功率MOS管相同，但結構上有較大區別，小功率MOS管是橫向導電器件，功率MOSFET大都采用垂直導電結構，又稱為VMOSFET（Vertical MOSFET），大大提高了MOSFET器件的耐壓和耐電流能力。
功率MOSFET的結構圖
按垂直導電結構的差異，又分為利用V型槽實現垂直導電的VVMOSFET和具有垂直導電雙擴散MOS結構的VDMOSFET（Vertical Double-diffused MOSFET），本文主要以VDMOS器件為例進行討論。
功率MOSFET為多元集成結構，如國際整流器公司（International Rectifier）的HEXFET采用了六邊形單元；西門子公司（Siemens）的SIPMOSFET采用了正方形單元；摩托羅拉公司（Motorola）的TMOS采用了矩形單元按“品”字形排列。
2.2.功率MOSFET的工作原理
截止：漏源極間加正電源，柵源極間電壓為零。P基區與N漂移區之間形成的PN結J1反偏，漏源極之間無電流流過。
導電：在柵源極間加正電壓UGS，柵極是絕緣的，所以不會有柵極電流流過。但柵極的正電壓會將其下面P區中的空穴推開，而將P區中的少子—電子吸引到柵極下面的P區表面
當UGS大于UT（開啟電壓或閾值電壓）時，柵極下P區表面的電子濃度將超過空穴濃度，使P型半導體反型成N型而成為反型層，該反型層形成N溝道而使PN結J1消失，漏極和源極導電。
2.3.功率MOSFET的基本特性
2.3.1靜態特性MOSFET的轉移特性和輸出特性。
漏極電流ID和柵源間電壓UGS的關系稱為MOSFET的轉移特性，ID較大時，ID與UGS的關系近似線性，曲線的斜率定義為跨導Gfs
MOSFET的漏極伏安特性（輸出特性）：截止區（對應于GTR的截止區）；飽和區（對應于GTR的放大區）；非飽和區（對應于GTR的飽和區）。電力MOSFET工作在開關狀態，即在截止區和非飽和區之間來回轉換。電力MOSFET漏源極之間有寄生二極管，漏源極間加反向電壓時器件導通。電力MOSFET的通態電阻具有正溫度系數，對器件并聯時的均流有利。
2.3.2動態特性MOSFET其測試電路和開關過程。
開通過程；開通延遲時間td(on) —Up前沿時刻到UGS=UT并開始出現iD的時刻間的時間段；上升時間tr— UGS從UT上升到MOSFET進入非飽和區的柵壓UGSP的時間段；iD穩態值由漏極電源電壓UE和漏極負載電阻決定。UGSP的大小和iD的穩態值有關，UGS達到UGSP后，在up作用下繼續升高直至達到穩態，但iD已不變。開通時間ton—開通延遲時間與上升時間之和。
關斷延遲時間td(off) —Up下降到零起，Cin通過RS和RG放電，UGS按指數曲線下降到UGSP時，iD開始減小為零的時間段。下降時間tf— UGS從UGSP繼續下降起，iD減小，到UGS
2.3.3MOSFET的開關速度MOSFET的開關速度和Cin充放電有很大關系，使用者無法降低Cin，但可降低驅動電路內阻Rs減小時間常數，加快開關速度，MOSFET只靠多子導電，不存在少子儲存效應，因而關斷過程非常迅速，開關時間在10～100ns之間，工作頻率可達100kHz以上，是主要電力電子器件中最高的。
場控器件靜態時幾乎不需輸入電流。但在開關過程中需對輸入電容充放電，仍需一定的驅動功率。開關頻率越高，所需要的驅動功率越大。
4.動態性能的改進
在器件應用時除了要考慮器件的電壓、電流、頻率外，還必須掌握在應用中如何保護器件，不使器件在瞬態變化中受損害。當然晶閘管是兩個雙極型晶體管的組合，又加上因大面積帶來的大電容，所以其du/dt能力是較為脆弱的。對di/dt來說，它還存在一個導通區的擴展問題，所以也帶來相當嚴格的限制。
功率MOSFET的情況有很大的不同。它的dv/dt及di/dt的能力常以每納秒（而不是每微秒）的能力來估量。但盡管如此，它也存在動態性能的限制。這些我們可以從功率MOSFET的基本結構來予以理解。
功率MOSFET的等效電路圖
上圖是功率MOSFET的等效電路，在應用中除了要考慮功率MOSFET每一部分都存在電容以外，還必須考慮MOSFET還并聯著一個二極管。同時從某個角度看、它還存在一個寄生晶體管。（就像IGBT也寄生著一個晶閘管一樣）。這幾個方面，是研究MOSFET動態特性很重要的因素。
首先MOSFET 結構中所附帶的本征二極管具有一定的雪崩能力。通常用單次雪崩能力和重復雪崩能力來表達。當反向di/dt很大時，二極管會承受一個速度非?？斓拿}沖尖刺，它有可能進入雪崩區，一旦超越其雪崩能力就有可能將器件損壞。作為任一種PN結二極管來說，仔細研究其動態特性是相當復雜的。它們和我們一般理解PN 結正向時導通反向時阻斷的簡單概念很不相同。當電流迅速下降時，二極管有一階段失去反向阻斷能力，即所謂反向恢復時間。PN結要求迅速導通時，也會有一段時間并不顯示很低的電阻。在功率MOSFET中一旦二極管有正向注入，所注入的少數載流子也會增加作為多子器件的MOSFET的復雜性。
功率MOSFET的設計過程中采取措施使其中的寄生晶體管盡量不起作用。在不同代功率MOSFET中其措施各有不同，但總的原則是使漏極下的橫向電阻RB 盡量小。因為只有在漏極N區下的橫向電阻流過足夠電流為這個N區建立正偏的條件時，寄生的雙極性晶閘管才開始發難。然而在嚴峻的動態條件下，因du/dt 通過相應電容引起的橫向電流有可能足夠大。此時這個寄生的雙極性晶體管就會起動，有可能給MOSFET帶來損壞。所以考慮瞬態性能時對功率MOSFET器件內部的各個電容（它是dv/dt的通道）都必須予以注意。
瞬態情況是和線路情況密切相關的，這方面在應用中應給予足夠重視。對器件要有深入了解，才能有利于理解和分析相應的問題。
4.功率MOSFET驅動電路
功率MOSFET是電壓型驅動器件，沒有少數載流子的存貯效應，輸入阻抗高，因而開關速度可以很高，驅動功率小，電路簡單。但功率MOSFET的極間電容較大，輸入電容CISS、輸出電容COSS和反饋電容CRSS與極間電容的關系可表述為： 功率MOSFET的柵極輸入端相當于一個容性網絡，它的工作速度與驅動源內阻抗有關。由于 CISS的存在，靜態時柵極驅動電流幾乎為零，但在開通和關斷動態過程中，仍需要一定的驅動電流。假定開關管飽和導通需要的柵極電壓值為VGS，開關管的開通時間TON包括開通延遲時間TD和上升時間TR兩部分。
開關管關斷過程中，CISS通過ROFF放電，COSS由RL充電，COSS較大，VDS（T）上升較慢，隨著VDS(T)上升較慢，隨著VDS（T）的升高COSS迅速減小至接近于零時，VDS（T）再迅速上升。
根據以上對功率MOSFET特性的分析，其驅動通常要求：觸發脈沖要具有足夠快的上升和下降速度；②開通時以低電阻力柵極電容充電，關斷時為柵極提供低電阻放電回路，以提高功率MOSFET的開關速度；③為了使功率MOSFET可靠觸發導通，觸發脈沖電壓應高于管子的開啟電壓，為了防止誤導通，在其截止時應提供負的柵源電壓；④功率開關管開關時所需驅動電流為柵極電容的充放電電流，功率管極間電容越大，所需電流越大，即帶負載能力越大。
4.1幾種MOSFET驅動電路介紹及分析
不隔離的互補驅動電路圖
a）為常用的小功率驅動電路，簡單可靠成本低。適用于不要求隔離的小功率開關設備。圖7（b）所示驅動電路開關速度很快，驅動能力強，為防止兩個MOSFET管直通，通常串接一個0.5～1Ω小電阻用于限流，該電路適用于不要求隔離的中功率開關設備。這兩種電路特點是結構簡單。
功率MOSFET 屬于電壓型控制器件，只要柵極和源極之間施加的電壓超過其閥值電壓就會導通。由于MOSFET存在結電容，關斷時其漏源兩端電壓的突然上升將會通過結電容在柵源兩端產生干擾電壓。常用的互補驅動電路的關斷回路阻抗小，關斷速度較快，但它不能提供負壓，故抗干擾性較差。為了提高電路的抗干擾性，可在此種驅動電路的基礎上增加一級有V1、V2、R組成的電路，產生一個負壓，電路原理圖如圖8所示。
提供負壓的互補電路圖
當V1 導通時，V2關斷，兩個MOSFET中的上管的柵、源極放電，下管的柵、源極充電，即上管關斷，下管導通，則被驅動的功率管關斷；反之V1關斷時，V2導通，上管導通，下管關斷，使驅動的管子導通。因為上下兩個管子的柵、源極通過不同的回路充放電，包含有V2的回路，由于V2會不斷退出飽和直至關斷，所以對于S1而言導通比關斷要慢，對于S2而言導通比關斷要快，所以兩管發熱程度也不完全一樣，S1比S2發熱嚴重。
該驅動電路的缺點是需要雙電源，且由于R的取值不能過大，否則會使V1深度飽和，影響關斷速度，所以R上會有一定的損耗。
4.1.2隔離的驅動電路
正激驅動電路
（1）正激式驅動電路。電路原理如圖9（a）所示，N3為去磁繞組，S2為所驅動的功率管。R2為防止功率管柵極、源極端電壓振蕩的一個阻尼電阻。因不要求漏感較小，且從速度方面考慮，一般R2較小，故在分析中忽略不計。
其等效電路圖如圖9 （b）所示脈沖不要求的副邊并聯一電阻R1，它做為正激變換器的假負載，用于消除關斷期間輸出電壓發生振蕩而誤導通。同時它還可以作為功率MOSFET關斷時的能量泄放回路。該驅動電路的導通速度主要與被驅動的S2柵極、源極等效輸入電容的大小、S1的驅動信號的速度以及S1所能提供的電流大小有關。由仿真及分析可知，占空比D越小、R1越大、L越大，磁化電流越小，U1值越小，關斷速度越慢。該電路具有以下優點：
①電路結構簡單可靠，實現了隔離驅動。
②只需單電源即可提供導通時的正、關斷時負壓。
③占空比固定時，通過合理的參數設計，此驅動電路也具有較快的開關速度。
該電路存在的缺點：一是由于隔離變壓器副邊需要噎嗝假負載防振蕩，故電路損耗較大；二是當占空比變化時關斷速度變化較大。脈寬較窄時，由于是儲存的能量減少導致MOSFET柵極的關斷速度變慢。
MOSFET柵極的關斷速度變慢。
有隔離變壓器的互補驅動電路
（2）有隔離變壓器的互補驅動電路。如圖10所示，V1、V2為互補工作，電容C起隔離直流的作用，T1為高頻、高磁率的磁環或磁罐。
導通時隔離變壓器上的電壓為（1-D）Ui、關斷時為D Ui，若主功率管S可靠導通電壓為12V，而隔離變壓器原副邊匝比N1/N2為12/（1-D）/ Ui。為保證導通期間GS電壓穩定C值可稍取大些。該電路具有以下優點：
①電路結構簡單可靠，具有電氣隔離作用。當脈寬變化時，驅動的關斷能力不會隨著變化。
②該電路只需一個電源，即為單電源工作。隔直電容C的作用可以在關斷所驅動的管子時提供一個負壓，從而加速了功率管的關斷，且有較高的抗干擾能力。
但該電路存在的一個較大缺點是輸出電壓的幅值會隨著占空比的變化而變化。當D 較小時，負向電壓小，該電路的抗干擾性變差，且正向電壓較高，應該注意使其幅值不超過MOSFET柵極的允許電壓。當D大于0.5時驅動電壓正向電壓小于其負向電壓，此時應該注意使其負電壓值不超過MOAFET柵極允許電壓。所以該電路比較適用于占空比固定或占空比變化范圍不大以及占空比小于0.5的場合。
（3）集成芯片UC3724/3725構成的驅動電路
集成芯片UC3724/3725構成的驅動電路
電路構成如圖11 所示。其中UC3724用來產生高頻載波信號，載波頻率由電容CT和電阻RT決定。一般載波頻率小于600kHz，4腳和6腳兩端產生高頻調制波，經高頻小磁環變壓器隔離后送到UC3725芯片7、8兩腳經UC3725進行調制后得到驅動信號，UC3725內部有一肖特基整流橋同時將7、8腳的高頻調制波整流成一直流電壓供驅動所需功率。一般來說載波頻率越高驅動延時越小，但太高抗干擾變差；隔離變壓器磁化電感越大磁化電流越小，UC3724發熱越少，但太大使匝數增多導致寄生參數影響變大，同樣會使抗干擾能力降低。根據實驗數據得出：對于開關頻率小于100kHz的信號一般取（400～500）kHz載波頻率較好，變壓器選用較高磁導如5K、7K等高頻環形磁芯，其原邊磁化電感小于約1毫亨左右為好。這種驅動電路僅適合于信號頻率小于100kHz的場合，因信號頻率相對載波頻率太高的話，相對延時太多，且所需驅動功率增大，UC3724和UC3725芯片發熱溫升較高，故100kHz以上開關頻率僅對較小極電容的MOSFET才可以。對于1kVA左右開關頻率小于100kHz的場合，它是一種良好的驅動電路。該電路具有以下特點：單電源工作，控制信號與驅動實現隔離，結構簡單尺寸較小，尤其適用于占空比變化不確定或信號頻率也變化的場合。
5.功率MOSFE發展與研發
MOSFET漏源之間的電流通過一個溝道（CHANNEL）上的柵（GATE）來控制。按MOSFET的原意，MOS代表金屬（METAL）－氧化物（OXIDE）－半導體（SEMICONDUCTOR），即以金屬層（M）的柵極隔著氧化層（O）利用電場的效應來控制半導體（S）。FET （FIELDEFFECTTRANSISTOR場效應晶體管）的名字也由此而來。然而我HEXFET中的柵極并不是金屬做的，而是用多晶硅（POLY）來做柵極，這也就是圖中所注明的硅柵極（SILICONGATE）。IR在1978年時是用金屬做柵極的，1979年的GEN－1HEXFET是世界上第一個采用多晶硅柵極的多原胞型功率MOSFET。
IR 功率MOSFET的基本結構中每一個六角形是一個MOSFET的原胞（CELL）。正因為原胞是六角形的（HEXANGULAR）,因而IR常把它稱為 HEXFET。功率MOSFET通常由許多個MOSFET原胞組成。已風行了十余年的IR第三代（GEN－3）HEXFET每平方厘米約有18萬個原胞，目前世界上密度最高的IR第八代（GEN－8）HEXFET每平方厘米已有1740萬個原胞。這就完全可以理解，現代功率半導體器件的精細工藝已和微電子電路相當。新一代功率器件的制造技術已進入亞微米時代。
作為功率MOSFET 來說，有兩項參數是最重要的。一個是RDS(ON),即通態時的漏源電阻。另一個是QG，即柵極電荷，實際即柵極電容。柵極電容細分起來可分成好幾個部分，與器件的外特性輸入與輸出電容也有較復雜的關系。除此之外有些瞬態參數也需要很好考慮，這些我們留到后面再談。
5.1通態漏源電阻RDS(ON)的降低
為降低RDS(ON)，先要分析一下RDS(ON)是由哪些部分組成。這些電阻主要包括：
5.1.1 RCH：溝道電阻，即柵極下溝道的電阻。
5.1.2 RJ：JFET電阻，即把各原胞的P－基區（P－BASE）所夾住的那部分看為JEFT。JEFT是結型場效應晶體管（JUNCTIONFET）的簡稱。結型場效應管是以PN結上的電場來控制所夾溝道中的電流。雖同稱為場效應晶體管，但它和MOSFET是以表面電場來控制溝道中的電流情況不同，所以 MOSFET有時也被稱為表面場效應管。
5.1.3 RD：漂移層電阻，主要是外延層中的電阻。一般做功率MOSFET都采用外延片。所謂外延片即在原始的低阻襯底（SUBSTRATE）硅片上向外延伸一層高阻層。高阻層用來耐受電壓，低阻襯底作為支撐又不增加很多電阻。對MOSFET來說，載流子（電子或空穴）在這些區域是在外界電壓下作漂移（DRIFT）運動，故而相關的電阻稱為RD。若要求MOSFET的耐壓高，就必須提高高阻層（對N溝道MOSFET來說，稱N－層）的電阻率，但當外延層的電阻率提高時，RD也隨之提高。這也是很少出現一千伏以上的高壓MOSFET的原因。
（1）降低溝道電阻首先我們來看如何降低溝道電阻。前面已經提到，當前功率MOSFET發展的一個重要趨勢就是把單個原胞的面積愈做愈小，原胞的密度愈做愈高，其原因就是為了降低溝道電阻。為什么提高原胞的密度可降低溝道電阻呢？從圖一可以看出：HEXFET的電流在柵極下橫向流過溝道。其電阻的大小和通過溝道時的截面有關。而這個截面隨器件內原胞周界的增長而增大。當原胞密度增大時，在一定的面積內，圍繞著所有原胞的總周界長度也迅速擴大，從而使溝道電阻得以下降。
IR公司1995 年發展的第五代HEXFET，其原胞密度已比第三代大5倍。因此通過同樣電流時的硅片面積有希望縮小到原來的2/5。第五代的另一個特點是，其工藝大為簡化，即從第三代的6塊光刻板減為4塊，這樣器件的制造成本就可能降低。當今世界上最流行的仍是IR的第三代和第五代，第三代常用于較高電壓的器件（如 200～600伏），而第五代常用于較低電壓的器件（如30～250伏）。高密度結構在較低電壓器件中顯示更優越作用的原因是因為低壓器件的體電阻RD較小，因而降低溝道電阻更易于顯出效果。過去有多年工作經驗的電力電子工作者，常對當前生產廠熱中于發展低壓器件不感興趣或不可理解。這主要是電力電子技術的應用面已大大拓寬，一些低壓應用已成為新技術發展中的關鍵。最典型的是電腦中電源的需求。正在研究的是1伏甚至到0.5伏的電源，同時必須迅速通過50 或100安這樣大的電流，這種要求對半導體器件是十分苛刻的。就像要求一個非常低壓力的水源，瞬間流出大量的水一樣。
為進一步增加原胞密度，也可以采用挖槽工藝。通常稱為TRENCH(溝槽)MOSFET。將溝槽結構作了一個簡單圖示。溝槽結構的溝道是縱向的，所以其占有面積比橫向溝道為小。從而可進一步增加原胞密度。有趣的是，最早做功率稍大的垂直型縱向MOSFET時，就是從挖槽工藝開始的，當初稱為VVMOS,但由于工藝不成熟，因而只有當平面型的VDMOS出現后，才有了新一代的功率半導體器件的突破。在半導體器件的發展過程中，因為半導體工藝的迅速發展，或是一種新的應用要求，使一些過去認為不成熟的技術又重新有了發展，這種事例是相當普遍的。當前一統天下的縱向結構功率MOSFET，也有可能吸納橫向結構而為低壓器件注入新的發展方向。
(2）降低JFET電阻
為降低JFET電阻，很早就采用了一種工藝，即增加所夾溝道中的摻雜濃度，以求減小JFET的溝道電阻。
溝槽式結構也為降低JFET電阻帶來好處。原結構中的JFET在溝槽型結構中已經消失。這也就使其RDS(ON)得以進一步下降。然而溝槽式的缺點是其工藝成本要比原平面型的結構較高。
（3）降低漂移電阻
上面的討論已涉及到如何降低溝道電阻RCH和JFET電阻RJ?，F在剩下的是如何來減小芯片的體電阻RD。上面已經提到，當要求MOSFET工作于較高電壓時，必需提高硅片的電阻率。在雙極型晶體管中（晶閘管也一樣），有少數載流子注入基區來調節體內電阻，所以硅片電阻率的提高對內阻的增加影響較小。但 MOSFET則不屬于雙極型晶體管，它依賴多數載流子導電，所以完全是以外延層的電阻率來決定其RD。因而使MOSFET的RDS(ON)與器件耐壓有一個大概2.4到2.6次方的關系。即要求器件的耐壓提高時，其RDS(ON)必然有一個十分迅速的上升。這也是為什么在600伏以上常采用IGBT的原因。IGBT是絕緣柵雙極型晶體管的簡稱，IGBT雖然結構與MOSFET相似，但卻是一種雙極型器件。它也是采用少數載流子的注入來降低其體電阻的。
一個十分聰明的構思又為功率MOSFET提供了一條新出路。如果N－溝道MOSFET中的P基區向體內伸出較長形成一個P柱。則當漏源之間加上電壓時，其電場分布就會發生根本的變化。通常PN結加上電壓時，電位線基本上是平行于PN結面的。但這種P柱在一定的設計下可使電位線幾乎和元件表面平行。就像P柱區和N－區已被中和為一片高阻區一樣。于是就可以采用較低的電阻率去取得器件較高的耐壓。這樣，RDS(ON)就因較低的電阻率而大大下降，和耐壓的關系也不再遵循前面所提到的2.4到2.6次方的關系了。這樣一種思路為MOSFET拓寬了往高壓的發展，今后和IGBT在高壓領域的競爭就大為有利了。
通過上面的各種努力，IR公司MOSFET的RDS(ON)正逐年下降，或者說，正在逐季下降。應用工作者如何抓住機會跟上器件的發展，及時把更好性能的器件用上去，就變得十分重要了。
5.2柵電荷QG的降低
MOSFET常常用在頻率較高的場合。開關損耗在頻率提高時愈來愈占主要位置。降低柵電荷，可有效降低開關損耗。
為了降低柵電荷，從減小電容的角度很容易理解在制造上應采取的措施。為減小電容，增加絕緣層厚度（在這兒是增加氧化層厚度）當然是措施之一。減低電容板一側的所需電荷（現在是降低溝道區的攙雜濃度）也是一個相似的措施。此外，就需要縮小電容板的面積，這也就是要減小柵極面積。縮小原胞面積增加原胞密度從單個原胞來看，似乎可以縮小多晶層的寬度，但從整體來講，其總的柵極覆蓋面積實際上是增加的。從這一點來看，增加原胞密度和減小電容有一定的矛盾。
采用了上述措施，IR 產生了第3.5代。也稱為低柵電荷MOSFET。第3.5代的米勒電容下降80％，柵電荷下降40％。當然第3.5代還有許多其它措施來降低RDS (ON)（降低了15％），這樣所帶來的好處不僅是開通速度快了，溫升降低了，也帶來了DV/DT能力的提高，柵漏電壓的增高，同時也降低了驅動電路的費用。所以對應用工作者來說，將大家最為熟悉的第三代改換用第3.5代的時機已經來到。為緩解原胞密度增高后柵面積增大引起柵電荷過分增大的問題，一種折衷的結構也隨之出現。那就是將漏極的原胞結構改為條狀漏極。這時候可以有同樣窄的柵極（條密度很高）而不至于增加太多柵極面積，所以柵電荷得以減小。