全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 （Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出 ISE® 13.4設(shè)計(jì)套件。該設(shè)計(jì)套件可提供對(duì) MicroBlaze™ 微控制器系統(tǒng) (MCS) 的公共訪問(wèn)功能、面向 28nm 7 系列 FPGA 的全新 RX 裕量分析和調(diào)試功能，以及支持面向 Artix™-7 系列和 Virtex®-7 XT 器件的部分可重配置功能。
　
MicroBlaze MCS 可顯著簡(jiǎn)化微控制器設(shè)計(jì)
　　MicroBlaze MCS 是賽靈思 LogiCORE™ IP核解決方案的新成員，可為賽靈思客戶提供交鑰匙微控制器解決方案。它包含 MicroBlaze 處理器、用于程序和數(shù)據(jù)存儲(chǔ)的本地存儲(chǔ)器，以及緊密耦合的 GPIO、時(shí)鐘、中斷控制器和其它標(biāo)準(zhǔn)外設(shè)。
　
　　MCS 得到了眾多賽靈思 FPGA 系列器件的廣泛支持，經(jīng)預(yù)配置可幫助硬件開(kāi)發(fā)人員簡(jiǎn)化部署工作。不僅軟件開(kāi)發(fā)人員會(huì)發(fā)現(xiàn)一些熟悉的工具，諸如賽靈思軟件開(kāi)發(fā)套件 (SDK)、命令行 gcc、賽靈思微處理器調(diào)試器 (XMD) 和與較大型處理器配置使用相同標(biāo)準(zhǔn)的MicroBlaze API，而且硬件開(kāi)發(fā)人員也將欣慰地發(fā)現(xiàn)，除了得到Cadence、Mentor和賽靈思仿真解決方案的支持外，MicroBlaze 處理器和所有的賽靈思嵌入式 IP 核現(xiàn)在還得到了 Synopsys VCS 仿真器的支持。MicroBlaze MCS 現(xiàn)包含在ISE 設(shè)計(jì)套件的所有版本和 ISE WebPACK 中，并與 AutoESL™ 高級(jí)綜合工具 v2011.4 版兼容。
　　
全新 RX 裕量分析工具
　　ISE 13.4 版中提供的 ChipScope™ Pro 工具現(xiàn)提供一款 RX 裕量分析工具，可幫助工程師優(yōu)化信號(hào)質(zhì)量，降低設(shè)計(jì)誤碼率 (BER)。RX 裕量分析工具采用二維眼圖掃描統(tǒng)計(jì)算法，可以通過(guò)交互方式實(shí)時(shí)地或者在運(yùn)行后處理過(guò)程中表征和優(yōu)化信道質(zhì)量。
　　
第四代部分可重配置功能
　　PlanAhead™ 工具現(xiàn)可提供支持面向 Artix-7 和 Virtex-7 FPGA 的部分可重配置功能。部分可重配置功能可以動(dòng)態(tài)地重配置邏輯模塊，同時(shí)不影響其他邏輯的運(yùn)行。這就意味著設(shè)計(jì)人員可使用 Artix-7 和 Virtex-7 XT 器件構(gòu)建高度靈活的系統(tǒng)，能夠在運(yùn)行過(guò)程中更換功能或者進(jìn)行遠(yuǎn)程更新。此外，部分可重配置功能還可讓設(shè)計(jì)人員通過(guò)充分利用時(shí)間復(fù)用的優(yōu)勢(shì)，即采用尺寸更小、數(shù)量更少的器件，減少板級(jí)空間和最大限度地降低比特流的存儲(chǔ)要求，最終降低成本和設(shè)計(jì)尺寸。采用更小和更少的器件還可降低系統(tǒng)功耗，而更換出高耗能任務(wù)則能夠最大限度地降低 FPGA 的動(dòng)態(tài)功耗。這標(biāo)志著賽靈思首次可面向從低成本到高端的所有7系列 FPGA產(chǎn)品提供部分可重配置功能。
　　
　　賽靈思軟件和工具市場(chǎng)營(yíng)銷高級(jí)總監(jiān) Tom Feist 指出：“隨著硬件設(shè)計(jì)越來(lái)越多地使用點(diǎn)對(duì)點(diǎn)總線，以更快的傳輸速度發(fā)送更大型的數(shù)據(jù)包，因此設(shè)計(jì)工程師應(yīng)該更加重視這類設(shè)計(jì)所要求的質(zhì)量、誤碼率和裕量等。提升設(shè)計(jì)人員的工作效率仍然是賽靈思的重中之重。ISE 13.4 設(shè)計(jì)套件可進(jìn)一步豐富和簡(jiǎn)化我們的開(kāi)發(fā)工具，確保它們的簡(jiǎn)便易用性，并為在這些設(shè)計(jì)中部署我們整個(gè) 7 系列 FPGA 提供支持。”
　　
擴(kuò)展對(duì) 7 系列 FPGA 的支持
　　ISE 13.4 設(shè)計(jì)套件是首個(gè)支持 Artix-7 和 Virtex-7 XT FPGA 系列的公開(kāi)版本。
　　Extends Support for 7 Series FPGAs
　　ISE Design Suite 13.4 is the first public release supporting the Artix-7 and Virtex-7 XT FPGA families.
　　
　　Artix-7 FPGA 具有業(yè)界最低的功耗和成本，可廣泛應(yīng)用于消費(fèi)類 3D 電視、多功能打印機(jī)、數(shù)碼單反相機(jī)、汽車駕駛員輔助和信息娛樂(lè)、低功耗手持通信、醫(yī)療內(nèi)窺鏡、手持超聲設(shè)備以及工業(yè)系統(tǒng)監(jiān)控和控制等大批量市場(chǎng)的需求。所有的 28nm 賽靈思器件均具有靈活混合信號(hào) (AMS) 功能，故設(shè)計(jì)人員可運(yùn)用此業(yè)界最為靈活的通用模擬接口定制各種應(yīng)用，從簡(jiǎn)單的控制與排序到諸如線性化、校正和濾波等信號(hào)處理強(qiáng)度更大的任務(wù)。
　　
　　Virtex-7 XT 器件采用高性能收發(fā)器、數(shù)字信號(hào)處理器 (DSP) 和 BRAM 可提供最高處理帶寬。Virtex-7 XT 器件前所未有地集成了多達(dá) 96 個(gè) 10G Base KR 背板功能串行收發(fā)器，DSP性能高達(dá) 5.3 TMAC ，并內(nèi)置有67Mb 的內(nèi)部存儲(chǔ)器和超過(guò) 100 萬(wàn)個(gè)邏輯單元。Virtex-7 XT 系列采用賽靈思具有革命性創(chuàng)新的堆疊硅片互聯(lián)技術(shù) (SSI) 將多個(gè)晶片集成到單個(gè)芯片中，與多芯片解決方案相比，單芯片解決方案的芯片間單位功耗帶寬可提高100倍。
　　
　　PlanAhead 工具可顯著提高用戶生產(chǎn)率
　　
　　賽靈思ISE PlanAhead 設(shè)計(jì)和分析工具是一種可用于設(shè)計(jì)創(chuàng)建、分析、布局和實(shí)現(xiàn)的綜合性開(kāi)發(fā)環(huán)境。PlanAhead 工具采用獨(dú)特的 front-to-back 環(huán)境，能夠?yàn)樵O(shè)計(jì)周期的每一個(gè)階段 —— RTL 開(kāi)發(fā)、IP 集成、驗(yàn)證、綜合、布局布線 —— 提供設(shè)計(jì)分析功能，從而加速量產(chǎn)進(jìn)程。采用該工具，可減少費(fèi)時(shí)費(fèi)力的設(shè)計(jì)迭代，快速權(quán)衡功耗、資源利用和性能要求。前端的設(shè)計(jì)分析和設(shè)計(jì)保護(hù)流程可確保流程間的時(shí)間恰到好處，對(duì)用戶充分發(fā)揮新型 7 系列器件的功能具有至關(guān)重要的意義。
　　
　　PlanAhead 工具目前可針對(duì)賽靈思 7 系列 FPGA 提供公共訪問(wèn)功能，不僅能夠提升工作效率，幫助用戶快速完成設(shè)計(jì)，而且其具備的智能時(shí)鐘門(mén)控技術(shù)還能大幅降低功耗。此外，其現(xiàn)在為Artix-7 FPGA 和 Virtex-7 XT FPGA 提供的團(tuán)隊(duì)設(shè)計(jì)流程與第五代部分可重配置技術(shù)也可精減所使用器件的數(shù)量和尺寸，進(jìn)而降低功耗、改進(jìn)系統(tǒng)的升級(jí)能力。
　　
供貨情況與定價(jià)
　　ISE 13 設(shè)計(jì)套件的所有 ISE 版本現(xiàn)已開(kāi)始供貨，邏輯版本起價(jià)為 2,995 美元，目前支持 32 位和 64 位 Windows 7 操作系統(tǒng)。客戶可從賽靈思網(wǎng)站免費(fèi)下載ISE 13 設(shè)計(jì)套件的全功能 30 天評(píng)估版本。如欲使用 ISE 13 設(shè)計(jì)套件軟件立即啟動(dòng)設(shè)計(jì)工作或者欲了解有關(guān) ISE 13 設(shè)計(jì)套件中低功耗、低成本的設(shè)計(jì)方法及生產(chǎn)率創(chuàng)新的更多詳情，敬請(qǐng)?jiān)L問(wèn) ISE 13 設(shè)計(jì)套件網(wǎng)站。