摘 要： 同步時鐘信號是分布式錄波器系統(tǒng)任務順利完成的關鍵。介紹一種利用可編程CPLD器件實現(xiàn)性能優(yōu)良的分布式同步信號源。通過高度集成，將IRIG-B(DC)解碼器以及系統(tǒng)的各種同步邏輯電路集成在一個MAXII570芯片中，構成一個高精度同步系統(tǒng)，從而達到最佳同步效果。
關鍵詞： 同步；IRIG-B；秒脈沖；分布式；錄波器
隨著智能電網(wǎng)技術大踏步地向前發(fā)展，電力部門對故障錄波裝置的分布式應用要求越來越高，對在分布式系統(tǒng)中的錄波同步的要求也越來越嚴格，僅采用單一的GPS對時系統(tǒng)已不能完全滿足電網(wǎng)運行的要求。因此，需要引入更多的啟動邏輯作為系統(tǒng)同步錄波的判據(jù)。
目前智能變電站的時間同步系統(tǒng)的主時鐘多采用GPS和北斗的雙系統(tǒng)對時，對于作為從時鐘的二次裝置(如保護、測控、故障錄波、合并單元等)一般采用IRIG-B碼對時方式。長期以來，IRIG-B碼對時也一直是電力部門較為青睞的一種時鐘源，而且大多二次設備多采用CPU的方式進行編解碼。但由于CPU在受到干擾的情況下容易出現(xiàn)死機、崩潰、復位等現(xiàn)象，盡管時間短暫，在故障錄波的情況下是絕對不允許的。針對以上情況，本文提出了一種基于Altera公司的MAXII570來實現(xiàn)IRIG-B解碼器的設計思想，利用CPLD基于硬件邏輯、對環(huán)境的抗干擾性能強等優(yōu)勢來避免產(chǎn)生類似的情況，以提高設備運行的可靠性與安全性。
故障錄波器是電力系統(tǒng)發(fā)生故障及振蕩時能自動記錄故障前、后過程的各種電氣量變化的一種裝置。它可以記錄因短路故障、系統(tǒng)振蕩、頻率崩潰、電壓崩潰等大擾動引起的系統(tǒng)電流、電壓及其導出量(如有功、無功以及系統(tǒng)頻率)的全過程變化。主要用于檢測繼電保護與安全自動裝置的動作行為，了解系統(tǒng)暫態(tài)過程中系統(tǒng)中各電參量的變化規(guī)律，以及校核電力系統(tǒng)計算程序及模型參數(shù)的正確性等。目前，故障錄波裝置的錄波結果是分析電力系統(tǒng)故障的重要依據(jù)。
在分布式的錄波系統(tǒng)中，各子單元之間需要在同一節(jié)拍下完成模數(shù)轉換工作，以達到同步采樣的功能。因此需要一個“同步節(jié)拍器”來完成各子單元之間的信號同步，當出現(xiàn)故障的時候，由監(jiān)測到故障的單元向本同步器發(fā)出錄波啟動信號，由本同步器向其他子單元發(fā)出同步錄波的命令，從而達到同步錄波的功能。
本文介紹的一種采用MAXII570實現(xiàn)分布式錄波系統(tǒng)同步的設計思想，為充分利用MAXII570芯片資源，將上述所有同步啟動信號的啟動邏輯均集成在芯片中。
1 系統(tǒng)結構
采用MAXII570實現(xiàn)分布式錄波系統(tǒng)的IRIG-B(DC)解碼器的框圖如圖1所示。在變電站中由主時鐘或擴展鐘送出的IRIG-B碼到達故障錄波裝置后，經(jīng)過MAXII570解碼后產(chǎn)生秒脈沖、串行時標等TTL信號。由于TTL傳輸距離比較短，很容易受到干擾，所以將其轉換為RS485電平后發(fā)送給各子單元。這樣不僅可以做到長距離傳輸，而且可以大大提高抗干擾性能。在實際的應用環(huán)境中，若主時鐘系統(tǒng)送過來的IRIG-B碼源為本身就為RS485信號，則在該系統(tǒng)中同樣可以工作，只需調整光耦前端的限流電阻大小即可實現(xiàn)解碼。
為提高系統(tǒng)同步時鐘的精度和穩(wěn)定性，設計時采用一片12.8 MHz的溫度補償晶振的輸出作為主振頻率。溫度補償晶振的精度為0.5 ppm，經(jīng)過分頻后可以產(chǎn)生穩(wěn)定可靠的12.8 kHz作為模數(shù)轉換的工作頻率。
故障信號為各子單元發(fā)送過來的信號，作為系統(tǒng)的同步判據(jù)。當系統(tǒng)收到故障信號后，發(fā)出錄波啟動信號，通知各子單元啟動錄波，經(jīng)過一段時間后(該時間可以由整定值設定)，發(fā)出錄波結束信號，完成本次錄波工作。當出現(xiàn)連續(xù)故障時，只要對應的子單元發(fā)出故障信號即可，其余的同步工作由本系統(tǒng)完成。
2 IRIG-B解碼器的實現(xiàn)
圖2為IRIG-B(DC)碼的示意圖[1]。它是每秒一幀的時間串碼，每個碼元寬度為10 ms，一個時幀周期包括100個碼元，為脈寬編碼。碼元的“準時”參考點是其脈沖前沿，時幀的參考標志由一個位置識別標志和相鄰的參考碼元組成，其寬度為8 ms。每10個碼元有一個位置識別標志：P1、P2、P3，…，P9、P0，均為8 ms寬度；PR為幀參考點，二進制“1”和“0”的脈寬分別為5 ms和2 ms。
一個時間格式幀從幀參考標志開始。因此連續(xù)兩個8 ms寬脈沖表明秒的開始，如果從第二個8 ms開始對碼元進行編碼，則分別為第0，1，2，…，99個碼元。在B碼時間格式中含有天、時、分、秒，順序為秒-分-時-天，所占信息位為秒7位、分7位、時6位、天10位，其位置在P0～P5之間。P6～P0包含其他控制信息。其中“秒”信息為第1~8個碼元；“分”信息為第10~17個碼元；“時”信息為第20~27個碼元；第5、14、24碼元為索引標志，寬度為2 ms。時、分、秒均用BCD碼表示，低位在前，高位在后；個位在前，十位在后。
IRIG-B的解碼過程采用最簡單的脈寬測量方法實現(xiàn)，經(jīng)過編譯比較，該方法所耗用的CPLD資源最少。IRIG-B碼元信號的高低電平均為1 ms的整數(shù)倍，所以測量該信號的基本時鐘采用1 kHz的時鐘信號作為解碼時鐘。該時鐘由系統(tǒng)輸入的12.8 MHz時鐘經(jīng)過12 800次分頻后產(chǎn)生。脈寬測量部分VHDL源代碼描述如下：
measureBwide：process(inputHClk)
begin
if rising_edge(inputHClk) then
if pwmMeasureEnable=′1′ then
--上升沿開始計數(shù)
regCountH<=regCountH+1；
--計數(shù)器++
regOutputReadEnable<=′0′；
--此時數(shù)據(jù)不可讀
else null；
end if；
if (regBLast=′1′)and( regBCurrent=′0′) then
--降沿判斷脈寬
case (regCountH) is
when 5000 to 14000 =>
regOutputData<="0010"；
- regOutputPwm0Or1<=′0′；
when 20000 to 30000=>
regOutputData<="0101"；
regOutputPwm0Or1<=′1′；
when 35000 to 48000=>
regOutputData<="1000"；
regOutputPwm0Or1<=′0′；
when others=>NULL；
regOutputPwm0Or1<=′0′；
end case；
regCountH<=0；
regOutputReadEnable<=′1′；
--此時數(shù)據(jù)可讀
else null；
end if；
else NULL；
end if；
end process measureBwide；
IRIG-B解碼的主要任務是找到碼元起始報頭，也就是2個連續(xù)的占空比為8 ms：2 ms的脈沖。找到報頭后，根據(jù)碼元的分布情況逐一解出相應的數(shù)據(jù)即可。找到起始報頭后，輸出秒脈沖，同時根據(jù)解碼數(shù)據(jù)輸出串行數(shù)據(jù)。本文利用12.8 MHz進行1 333次分頻產(chǎn)生9 600 b/s的串行數(shù)據(jù)波特率，雖然不是整數(shù)，但是可滿足串行數(shù)據(jù)的誤碼率要求。
分脈沖由秒脈沖計數(shù)器產(chǎn)生，即計數(shù)器計滿1 min時，輸出一個脈沖。
3 同步邏輯信號的實現(xiàn)
分布式同步邏輯的實現(xiàn)為本系統(tǒng)的重要部分，也是分布式錄波系統(tǒng)同步錄波的關鍵。系統(tǒng)中有一個專門用于接收各子單元故障的信號，作為系統(tǒng)錄波的專用引腳，該信號為RS485驅動，因此抗干擾能力比較強。實際應用中，不論哪一個子單元判斷出故障信號，均向本系統(tǒng)發(fā)出一個觸發(fā)電平，當本系統(tǒng)收到該電平后立即發(fā)出啟動信號，啟動錄波后一段時間再發(fā)出錄波結束電平，結束本次錄波工作。
由于CPLD的并行處理功能強大與反應速度快的特點，所以子單元發(fā)出故障信號的延時可以忽略不計(小于10 ns)。由于不同的用戶需要的錄波文件大小不一致，所以將錄波結束的控制參數(shù)交由用戶在線設置。由故障、錄波啟動、錄波結束三組信號再配合IRIG-B時鐘信號即可實現(xiàn)系統(tǒng)的同步錄波功能(此處的源代碼不再贅述)。
4 實驗結果
本系統(tǒng)的設計方案在Altera公司的MAXII570[2]上實現(xiàn)，編譯環(huán)境為QuartusII 8.0，編程語言為VHDL[3]。
本系統(tǒng)在理論上最多能夠連接32個子單元(RS485驅動能力的限制)，實際應用中，由于受到產(chǎn)品外形結構的限制，最大連接了8個子單元，任意一個子單元發(fā)出故障信號時，均能通過本系統(tǒng)產(chǎn)生錄波的同步信號，各項指標均滿足錄波器的相關指標要求。即使多個子單元發(fā)出故障信號，本系統(tǒng)亦能準確判斷出故障信號，從而輸出同步信號。
通過實際測試，本文設計方案只占用了63%的系統(tǒng)資源，留有相當大的剩余資源，非常方便實現(xiàn)后期的功能升級，而不用更換硬件。
本設計的難點在于如何正確地安排好芯片內部各個模塊之間的時序，特別是當多個單元發(fā)出故障信號的情況下，如何能夠準確地發(fā)出錄波啟動和錄波結束信號，而不丟失錄波文件。本系統(tǒng)可以用于暫態(tài)錄波器，也可以用于穩(wěn)態(tài)錄波器。此外，經(jīng)過調整相應的參數(shù)后，也可以用于其他的分布式實時系統(tǒng)。
參考文獻
[1] 中華人民共和國國家能源局 DL/T 1100.1-2009.電力系統(tǒng)的時間同步系統(tǒng) 第1部分：技術規(guī)范[S].北京：中國電力出版社，2009.
[2] Altera. MAX II programmable logicdevice family data sheet[EB]. 2002.
[3] 潘松，黃繼業(yè).EDA技術實用教程[M].北京：科學出版社，2007.