摘? 要： 自動(dòng)測(cè)試設(shè)備(ATE)行業(yè)中的混合信號(hào)儀器通常指數(shù)字采集器，這些儀器將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)并做進(jìn)一步處理。在高頻領(lǐng)域，這種儀器傾向于使用16位分辨率，采樣頻率為100 MHz甚至更高。
關(guān)鍵詞： 數(shù)據(jù)采集； 運(yùn)算放大器； ATE； A/D轉(zhuǎn)換器
?
在不同輸入量程下保證相對(duì)穩(wěn)定的模擬信號(hào)帶寬是某些儀器設(shè)計(jì)所面臨的挑戰(zhàn)，典型輸入量程變化范圍為4 V～250 mV，增量為6 dB(4 V、2 V、1 V、0.5 V、0.250 V)，無論輸入量程如何選擇都應(yīng)保證模擬采集鏈具有相同的輸入模擬信號(hào)帶寬(幾百兆赫茲)，模擬鏈中輸入量程的選擇通常采用電流反饋運(yùn)算放大器、精密電阻、繼電器或模擬開關(guān)。
隨著輸入電壓量程的變化，運(yùn)算放大器表現(xiàn)出不同的增益或衰減。因此，設(shè)計(jì)人員在選擇運(yùn)算放大器時(shí)必須保證不同增益配置下，運(yùn)算放大器具有固定的模擬信號(hào)帶寬。本文解釋了在這類應(yīng)用中選擇電流反饋運(yùn)算放大器的原因，并提供了一個(gè)在多量程中保持固定模擬信號(hào)帶寬的典型電路拓?fù)?/a>。
1 電流反饋運(yùn)算放大器
圖1給出了電流反饋運(yùn)算放大器的內(nèi)部電路，并列出了同相配置下的閉環(huán)增益。在電流反饋運(yùn)算放大器的兩個(gè)輸入之間有一個(gè)單位增益緩沖器，使反相端電壓跟隨同相端電壓。緩沖器在反相端口表現(xiàn)為低阻，運(yùn)算放大器在該輸入端口能夠檢測(cè)出微小的電流誤差，并通過互阻放大器將其傳送到輸出，內(nèi)部互阻Z(s)決定了所有運(yùn)放的主極點(diǎn)和高直流增益。反相放大器的開環(huán)增益為：
?
開環(huán)增益取決于外部器件——反饋電阻Rf，電阻Rg在方程中并未出現(xiàn)。因?yàn)殚]環(huán)增益帶寬由開環(huán)增益極點(diǎn)決定，與Rg無關(guān)，假定Z(s)有一個(gè)主極點(diǎn)并且運(yùn)算放大器為單位增益穩(wěn)定(所有極點(diǎn)頻率都高于放大器增益與X軸交點(diǎn)的頻率)，開環(huán)增益方程為：
圖2描繪了該方程，τ為運(yùn)算放大器主極點(diǎn)的時(shí)間常量，曲線20 logZ(f)和20 logRf之間的區(qū)域表示開環(huán)增益。閉環(huán)帶寬由這兩條曲線的交點(diǎn)頻率決定。減小反饋電阻Rf將增大閉環(huán)帶寬，但Rf過小時(shí)，頻率響應(yīng)中會(huì)增大過沖，這將減小相位裕量并加劇與運(yùn)算放大器高頻極點(diǎn)之間的相互影響。閉環(huán)增益為：
??? 
?
讀者可能認(rèn)為電流反饋放大器和電壓反饋放大器一樣不具有固定的增益帶寬積。然而，如果Rg比反相輸入端阻抗高很多，可以通過改變Rg來改變放大器增益而不會(huì)影響放大器帶寬。
2 相關(guān)問題
數(shù)字采集器對(duì)于測(cè)量DVD、DSL、手機(jī)、HDTV、機(jī)頂盒等設(shè)備的發(fā)展水平起著重要作用。數(shù)字采集器在ATE系統(tǒng)中通常用來采集直流到幾百兆赫茲的模擬信號(hào)，將模擬信號(hào)轉(zhuǎn)換為數(shù)字格式以便數(shù)字信號(hào)處理器(DSP)進(jìn)行處理。高性能采集系統(tǒng)采用12位到16位模/數(shù)轉(zhuǎn)換器(ADC)，采樣頻率大約為100 MS/s，高分辨率可對(duì)HDTV、機(jī)頂盒等類似產(chǎn)品中的數(shù)/模轉(zhuǎn)換器(DAC)的線性度進(jìn)行精確測(cè)試。對(duì)數(shù)字采集器的要求是寬帶，即如果ADC采用欠采樣技術(shù)，帶寬要接近甚至超過ADC的采樣率。
另一方面，模擬帶寬還需要覆蓋非常低的頻率，甚至是直流。為了降低開發(fā)成本，測(cè)試工程師還希望用它測(cè)試窄寬器件。
作為ATE數(shù)字采集器的一個(gè)基本功能，應(yīng)允許用戶選擇輸入電壓量程，能夠處理峰峰值4 V～250 mV甚至更低的典型輸入電壓范圍。具有上述性能的ADC(16位分辨率、100 MS/s采樣速率)的滿量程輸入電壓范圍峰峰值約為2 V～2.5 V，共模輸入范圍為1.5 V～3.5 V。數(shù)字采集器的模擬鏈路必須能夠提供一個(gè)可編程“比例因子”，該“比例因子”能夠適應(yīng)輸入到ADC的電壓量程。
圖3為典型ATE數(shù)字采集器和被測(cè)器件(DUT)的框圖。淺灰色部分表示模擬輸入鏈，包括一個(gè)可選擇輸入量程的運(yùn)算放大器、抗混疊低通濾波器、全差分ADC驅(qū)動(dòng)器。PMUPP表示用于開路/短路以及其他直流測(cè)試的引腳參數(shù)測(cè)量單元。深灰色表示數(shù)字電路部分：ADC、DSP以及測(cè)試系統(tǒng)和儀器之間的連接總線。
?
假設(shè)ADC的差分輸入電壓范圍為峰峰值2 V，問題是：什么樣的電路拓?fù)湟约笆裁搭愋偷倪\(yùn)算放大器最適合輸入模擬鏈路的第一部分，放大器必須滿足寬輸入電壓范圍(4 V～250 mV差分)，并將信號(hào)調(diào)節(jié)到ADC所要求的輸入范圍。不論如何，每個(gè)輸入量程選擇必須保證相同的模擬信號(hào)帶寬。
3 選擇最佳的運(yùn)算放大器及電路拓?fù)?/STRONG>
本文采用的電路拓?fù)渚哂袔讉€(gè)關(guān)鍵優(yōu)勢(shì)。首先，采用電流反饋運(yùn)算放大器，增益變化時(shí)不影響帶寬。改變運(yùn)算放大器的增益可以改變輸入量程，增益的變化通過改變運(yùn)算放大器的Rg電阻實(shí)現(xiàn)。其次數(shù)字采集器的閉環(huán)帶寬、相位裕量和穩(wěn)定性不會(huì)受到影響，因?yàn)榉答侂娮鑂f的阻值沒有變化。這一點(diǎn)在下面的討論中將作進(jìn)一步的解釋。
運(yùn)算放大器必須具有高輸入阻抗、可編程增益、差分輸入，增益變化時(shí)能夠保持固定帶寬、低噪聲和低失真等特性，滿足14 bit、16 bit ADC的線性要求，如表1所示。另外，共模抑制比和電源抑制比也是非常重要的特性。
?
很難找到完全符合上述要求的集成運(yùn)算放大器，但可以搭建滿足要求的放大器：包括運(yùn)算放大器、精密電阻以及用于增益選擇的繼電器（或模擬開關(guān)）。主要挑戰(zhàn)是運(yùn)算放大器的選擇以及電路拓?fù)涞倪x擇，它必須滿足在改變可編程增益時(shí)保持固定的數(shù)百兆赫茲的帶寬。表2列舉了與每個(gè)量程相關(guān)的運(yùn)算放大器的增益。
圖3中，假設(shè)要求ADC具有2 V滿量程差分輸入，用單端到差分轉(zhuǎn)換放大器驅(qū)動(dòng)(ADC驅(qū)動(dòng)器)，ADC驅(qū)動(dòng)器和抗混疊濾波器一起提供2倍增益。因此，輸入放大器必須提供擺幅為1 V的單端輸出。為了避免在單個(gè)運(yùn)算放大器上配置0.25～4倍的增益范圍，電路拓?fù)鋺?yīng)該通過多級(jí)分配增益。這種如圖4所示的方案能夠盡量避免由于Rg電阻變化引起的閉環(huán)帶寬的變化。表3表示每個(gè)增益量程的開關(guān)狀態(tài)。
輸入放大器U1 和 U2的增益可為單位增益或4倍增益。低噪聲、低失真的電流反饋放大器是最佳選擇，因?yàn)椋旱驮肼曋笜?biāo)非常重要，因?yàn)檫@個(gè)放大器是模擬鏈路的第一級(jí)。在鏈路初級(jí)增益可低至1。此外，低噪聲要求對(duì)于差分放大器U3也非常重要。共模抑制比依賴于U3(第二級(jí))，特別是電阻精度。這種電路拓?fù)湟笤谌魏屋斎肓砍滔卤３指咻斎胱杩埂?BR> 寬帶（幾百兆赫茲）指標(biāo)要求采用電流反饋放大器。雖然寬帶指標(biāo)并非這類器件的閃光點(diǎn)，因?yàn)殡妷悍答伔糯笃饕材塬@得同等帶寬。主要原因是電流反饋運(yùn)算放大器在處理不同增益時(shí)能夠保持相同帶寬，這一特性對(duì)于輸入級(jí)放大器U1和U2尤其重要，其增益在1～4倍之間調(diào)節(jié)。用電壓反饋放大器很難得到固定帶寬，因?yàn)樗鼈兊脑鲆?帶寬積為恒定值。小尺寸SOT23封裝的電流反饋放大器MAX4223能夠滿足表1的所有要求，非常適合作為圖4中的U1、U2和U3放大器。它具有大于250 MHz的大信號(hào)帶寬，在任何增益水平下保持穩(wěn)定。當(dāng)負(fù)載較輕時(shí)，能夠提供很低的噪聲和很小失真。
如上所述，電流反饋放大器的閉環(huán)帶寬依賴于反饋電阻Rf的阻值。低Rf允許更高的帶寬，但降低了相位裕量，因此放大器的穩(wěn)定性也依賴于這個(gè)電阻。因?yàn)殡娏鞣答佂負(fù)湓试S在沒有改變反饋電阻的情況下改變?cè)鲆妫鲆娴淖兓]有改變放大器的穩(wěn)定性。該結(jié)論至少在假定二階影響(例如反相端寄生電容)可以忽略的情況下是正確的。實(shí)際上，加在反相端的寄生電容對(duì)開環(huán)增益產(chǎn)生了一個(gè)極點(diǎn)，因此對(duì)于放大器的穩(wěn)定性有一定作用。在電路板設(shè)計(jì)中，寄生電容是一個(gè)重要考慮因素。目的是減小反相端由繼電器引入的寄生電容，基于這個(gè)原因，將T2跨接在R電阻兩端并直接由第一級(jí)的輸出驅(qū)動(dòng)，而非將其跨接在驅(qū)動(dòng)U3的R電阻兩端。同樣原因，T3通過兩個(gè)R/3的電阻“緩沖”。
電流反饋放大器必須具有低噪聲、低失真，但這類放大器在很多應(yīng)用中也存在一些問題，其中之一就是靜態(tài)電流較大，導(dǎo)致電源損耗較大；另外一個(gè)問題是輸入偏置對(duì)直流精度的限制；第三個(gè)問題是電路拓?fù)湓斐傻模垂材Ｒ种坪驮鲆婢扰c外部電阻的精度有關(guān)。
自動(dòng)測(cè)試設(shè)備廠商可以通過額外的花費(fèi)來改善高頻性能，高靜態(tài)電流、大功耗以及由此產(chǎn)生的溫漂可以采用成熟的液態(tài)冷卻系統(tǒng)處理，使電路板、元器件保持在可控制的恒溫條件下，失調(diào)、增益誤差以及共模電壓的不對(duì)稱性可通過系統(tǒng)軟件校準(zhǔn)。
自動(dòng)測(cè)試設(shè)備包括用于驅(qū)動(dòng)校準(zhǔn)電路的低速DAC，它們可以消除模擬鏈中的失調(diào)量，補(bǔ)償增益誤差和電阻調(diào)節(jié)，因而補(bǔ)償電路的不對(duì)稱性，這種不對(duì)稱性會(huì)降低共模抑制比。這類DAC的控制通常由FPGA或ASIC實(shí)現(xiàn)，并且在自動(dòng)測(cè)試設(shè)備開始測(cè)試前通過運(yùn)行軟件進(jìn)行校準(zhǔn)。
本文介紹了ATE供應(yīng)商在設(shè)計(jì)高速、高性能數(shù)字采集器時(shí)所面臨的挑戰(zhàn)，這些數(shù)字采集器對(duì)于測(cè)試DVD、機(jī)頂盒、HDTV等系統(tǒng)的技術(shù)水準(zhǔn)非常關(guān)鍵。數(shù)字采集器要求多輸入電壓量程，所面臨的問題之一是對(duì)于每個(gè)輸入量程必須保持相同的模擬帶寬、噪聲和線性度指標(biāo)。本文提出了基于運(yùn)算放大器的解決方案，并說明了選擇電流反饋拓?fù)溥\(yùn)算放大器的優(yōu)勢(shì)。