據估計，目前盛行的假冒電子產品已經占到整個市場份額的10%，這一數據得到了美國反灰色市場和反假冒聯盟(AGMA)的支持。AGMA是由惠普、思科和其它頂級電子OEM公司組成的一個行業組織。據該組織估計，制造商因盜版造成的損失超過1000億美元，而對最終用戶來說，信譽損毀和可靠性問題帶來的隱性成本則更難以確定。

    可編程邏輯的流行和ASIC的衰退帶來的負面影響是拷貝設計越來越容易。對ASIC做反向工程是一件困難、昂貴且費時的工作，而拷貝最流行的FPGA配置比特流則相對簡單。如圖1所示。

 

圖1：偷竊一個FPGA設計并不復雜。

 

因此，許多公司也許會發現他們的知識產權(IP)第二天就出現在競爭對手的產品中。剽竊者無需花費研發成本，因而能夠以比合法供應商低得多的價格出售產品，從而竊取更多的市場份額。

 

關鍵問題是如何才能阻止這種偷竊行為并證明設計所有權。Algotronix公司推出的DesignTag產品試圖解決上述問題。DesignTag代碼可隱藏在FPGA比特流中，因此很難被定位和去除，即使剽竊者知道FPGA比特流中包含的DesignTag代碼。

 

一旦這個代碼被復制進盜版比特流中，它就像信標一樣不斷提示：該設計是盜版的。這在概念上非常類似于使用UV筆標記郵政編碼或郵遞區號，盡管它不能阻止盜版，但日后被使用時則能明確所有權。

 

在XC3S2000 FPGA中DesignTag代碼只占用價值0.57美分的硅片(使用100片以上的目錄價)，占用芯片上1.3%的邏輯資源。與非法拷貝造成的潛在損失相比，這點開銷微不足道。

 

更隱匿的問題來自所謂的“過制造(over-building)”。造成這個問題的背景是，過去10多年中許多公司撤消生產部門，專注于設計產品，并將產品交給合同廠商(CEM)制造。這種方式將CEM置于中心和關鍵位置。當然，絕大多數CEM是負責任的，提供有價值的服務。但也有少數不道德的CEM會生產超出合同數量的產品并出售給灰色市場，以便從中贏取超額利潤。這時DesignTag就能派上用場，用來識別設計的來源和所有者。

 

DesignTag的另一個應用是提供串行序列號或版本識別。例如，醫療、汽車、工業、軍事或航空領域的制造商可能希望在設備上打上最終用戶代碼的標記，或跟蹤FPGA配置版本。在更新頻繁的應用場合，版本控制尤其重要。無需進行電氣連接就能在運作中的系統中檢測出DesignTag，這對球柵陣列封裝來說好處更大，因為接觸這種封裝的頂部要比電氣連接方便得多，而且無需借助于可能影響正常工作的軟件或硬件中斷就能實現監視功能。

 

另外一個潛在的好處是讓嵌入式系統與DesignTag交互，以便標記出故障或狀態條件。在這類應用場合，DesignTag經過編程可以輸出一個指示內部狀態的不同代碼。

 

DesignTag工作原理

 

DesignTag是一個小型低成本IP內核，可以內置在FPGA中作為設計的一部分。它是一種帶唯一代碼(“簽名”)的數字內核，可以從外部識別，而無需讀取FPGA比特流或內部寄存器。

 

它的工作原理是以一種預先定義好的方式調制主器件的功耗。微小的熱脈沖能以很低的衰耗透過芯片封裝傳播。功率“浪涌”電平被選中以提供只有約0.1℃的封裝溫升。額外增加的典型功耗值是5mW，而中等規模的Spartan FPGA的正常功耗通常大于150mW，這意味著這個標記信號遠低于噪聲電平。

 

DesignTag默認情況下在工作15分鐘后關閉(用戶可修改這個時間)，這樣做有兩個作用。首先，它消除了少量增加的功耗。其次，它使剽竊者的檢測更加困難。DesignTag也可以被FPGA中發生的內部事件觸發，這種事件可以是發送ID代碼或指示內部狀態，或是故障條件的一條指令。

 

DesignTag數據庫

 

所有DesignTag的代碼數據都保存在中央數據庫中。用戶可以選擇將他們的代碼“公開”或“隱蔽”。公開列表的優勢在于所有DesignTag閱讀軟件都可以檢測這些代碼，從而允許用戶、執行代理或合同廠商確認被測器件(DUT)的有效性。

 

相比之下，當用戶不希望任何第三方知道他們的產品是否被打上了標記時，隱蔽代碼是最好的選擇。在這種情況下，代碼由用戶分發到受信任方，只有安裝了這些代碼的閱讀軟件才能檢測出相應的標記。 

 

將DesignTag集成進FPGA

 

在FPGA中使用的這種IP內核被實例化為HDL代碼，形成一個用Verilog或VHDL編寫的“黑盒”。可供交付的內容包括，用于驅動熱量輸出的內置代碼以及電路要求的I/O引腳。全數字設計的尺寸很小，一般在賽靈思的Spartan 3 FPGA中只占用256個片(slice)。

 

基于安全性考慮，這種內核只提供加密過的EDIF網表。該IP采用了多種技術來阻止“反向工程”，并且能夠將自己隱蔽起來防止受到篡改或檢測。DesignTag內核很大程度上獨立于用戶設計，因此對設計流程的影響很小。

 

圖2：DesignTag提供了“偷竊證據”。

 

DesignTag采用2~250MHz范圍之內的一個輸入時鐘來驅動工作時序。這個時鐘應來源于系統內的任何有效時鐘，而不能是專門為標記IP內核產生的時鐘。最主要的原因是最低成本因素，它還能通過并入系統來迷惑檢測或中止標記功能的企圖。

 

DesignTag的控制輸入可以由嵌入式系統驅動，或在設計階段設置為默認值。例如，標記內核可以根據需要設置為連續發送；也可以在上電后的一段規定時間內發送，然后進入待機模式。還有另外一個選項，即發送序列可以在任何時間由一個觸發脈沖(Trigger)輸入端來啟動。

 

標記內核可以許可最多4個不同的內置代碼，這可以通過代碼選擇 (Code Select) 輸入端進行選擇。嵌入式系統可以對這個內核進行編程，讓它根據要求發送其中一個代碼來指示內部狀態條件。例如，指示內存發生溢出或檢測到軟故障條件，整個過程不會中斷系統功能。

 

篡改輸出(Tamper output)信號可以從DesignTag送入嵌入式系統，這有兩個好處。第一，它能用作削弱系統性能的去激活信號，并通過翻轉配置比特流中的隨機比特來迷惑取消標記功能的企圖。第二，如果攻擊者對比特流實施反向工程來重建設計，由于DesignTag塊看起來像是設計的有機組成部分，因而無法被識別。

 

檢測DesignTag輸出

 

可以在器件正常工作時，將熱電偶以良好熱接觸的方式放置在封裝頂部來檢測DesignTag代碼，如圖3所示。熱量讀取數據被輸入進DesignTag閱讀軟件，并進行解密。完成代碼識別的檢測時間需要數分鐘，系統可以檢測和區分同一器件中的多個標記。

 

圖3：用熱電偶檢測熱信號

 

不良條件可能增加檢測時間，但內部算法會隨著采樣量的增加而使可靠性增加(圖4)。如果閱讀工作在靜止空氣中進行，獲取時間則可以縮短。由于加電而導致DUT自身的散熱不會阻止標記的檢測。可能延長檢測時間的因素包括：熱不穩定狀態，探針與封裝之間接觸不良，或一個設計中有多個代碼。

 

圖4：信號被累積和處理，直到取得很高的把握性

 

DesignTag可以支持所有流行的封裝類型。不過目前DesignTag不推薦用于散熱器或采取強制制冷的場合。

 

Algotronix公司推薦使用Pico科技公司帶熱電偶的TC-08數據記錄儀。其它設備正在評估中。TC-08已包含在DesignTag入門套件中，套件中還包含有閱讀器軟件、安裝有FPGA和5個有效DesignTag代碼的評估板(圖5)。閱讀器軟件可在運行Windows(XP或Vista)的PC上運行。

 

圖5：入門級套件包括數據記錄儀、軟件、評估板和5個唯一代碼。

分析攻擊DesignTag的企圖

 

任何反剽竊機制的最重要特性之一是識別、刪除或去激活身份標記的難度。潛在偷竊者要解決的第一個問題是判斷盜版代碼中是否包含DesignTag。微小的熱信號包含有64位代碼，必須使用DSP和解密技術才能檢測出來。擴展代碼被用來控制采用線性反饋移位寄存器(LFSR)這類電路的熱發生器。

 

擴展代碼發生電路基于唯一的‘標記ID’，就像是密鑰一樣，其中每個密鑰可導致不同的偽噪聲序列。DesignTag閱讀軟件可以識別公開代碼，但沒有基礎知識和授權，軟件是無法檢測私有代碼的，這些代碼將保持隱秘狀態。

 

各種形狀的標記波形是偽隨機的。這些代碼通過重復的功率循環和關聯被觀察信號能夠挫敗那些解碼信號的企圖。

 

另外一種可能的攻擊方式是獲得多個DesignTag IP內核，并在比特流或加密的網表級對它們進行比較，以便觀察哪些特殊源碼被修改過，并假設這些特殊源碼對應的就是標記代碼比特。為了挫敗這種攻擊，標記IP內核的許多內容以隨機方式加以改變，從而在任意兩個標記實例之間形成巨大數量的差異。

 

攻擊者可能試圖去激活DesignTag。DesignTag是在設計捕獲階段作為黑盒實例化進FPGA設計的，一旦融入設計，就被集成進配置SRAM器件的比特流中。用戶可以選擇加密這些比特流，但大多數用戶不會這么做。FPGA配置比特流的大小不等，一般從中等規模的Spartan器件的2Mb到大型Virtex系列器件的10Mb都有。攻擊者可能試圖使用軟件從比特流信息中重構網表。

 

雖然過去這種軟件已經開發出來，并且在技術文獻中有過報告，但目前攻擊者似乎還無法公開得到這些工具。這種軟件的輸出通常是映射到FPGA原語后的扁平設計網表；雖然在比特流基礎上向前進了一步，但與原始的設計源代碼相比還有很大的差距。

 

攻擊者還可能在比特流級嘗試和操作設計，他們會有選擇的“翻轉”某些比特，然后在關閉安全特性的情況下監視效果。挫敗這種攻擊的關鍵是使每次‘翻轉一個比特，然后觀察發生了什么’所需的時間盡可能長，并使攻擊者很難判斷實際的安全特性是否完全被關閉。讀一個DesignTag代碼需要花數分鐘時間，這使得類似這種基于研究的攻擊的可行性大大降低。

 

與FPGA設計安全機制相比，DesignTag的優勢還在于它不依賴于FPGA的特定資源，而攻擊者很容易利用這種依賴性確定比特流中的位置。

 

基于閃存或反熔絲技術的FPGA是在工廠中配置的，因此包含DesignTag的代碼不會泄漏給最終用戶。針對DesignTag的任何攻擊都將涉及物理性地篡改器件，從而導致FPGA損壞。

 

熱信號

 

到這里你可能想知道為何選擇非傳統的信號媒介。與芯片內電路交流信號最顯而易見的方法是通過封裝引腳。然而，這種機制在這種情景下有很大的缺陷。為了有益于最終用戶，標記機制必須獨立于安裝芯片的電路板，并獨立于任何系統軟件。

 

在某些情況下，電路板和系統軟件開發人員可能就是懷疑濫用IP的那一方。另外，訪問標記不應要求詳細地了解包含可疑芯片的系統。在使用BGA芯片和精細間距扁平封裝時，即使在電路板上找到合適的位置來探測信號也可能很有技巧性。因此通過封裝引腳訪問標記信息通常要求訓練有素的技術人員才能辦到。

 

通過封裝的熱通道帶寬很窄，這與DesignTag采用的信號機制非常匹配。數據傳輸速率很低，但創建代碼只需極少量的比特，而且熱信號方法還有一些額外的優點。例如，熱信號通過封裝發送，并被與封裝頂部接觸的探針檢測到，這種方法不會影響器件的正常工作。由于無需訪問電氣連接，也不需要使用額外的封裝引腳，因此DesignTag可以被增加到現有產品中而不改變其引腳布局。

 

半熟練操作人員可以從器件所在位置或在測試裝置中進行閱讀。高引腳數量的球柵陣列要求高密度的PCB走線，而引出到測試點的額外走線是個大問題，可能讓攻擊者想到DesignTag的存在。利用EMI、射頻或電源噪聲的標記信號方式理論上也是可能的。低電平電氣信號機制將深受芯片正常工作、快速電源毛刺和地線反彈以及相鄰PCB走線信號耦合帶來的外部噪聲的影響。而諸如無線電波、主電源和其它EMI等外部信號源也會造成干擾。

 

現代系統要求多個電源，這些電源必須很好地加以屏蔽和去耦。電源平滑濾波可能負面影響到芯片輸出的回送信號，從而降低芯片性能和標記信號質量。雖然電氣信號的寬帶寬能夠提供快速檢測，但實驗表明這種好處無法彌補上述缺點。

 

本文小結

 

反IP侵權和克隆設計的成本在迅速提高。本文介紹的DesignTag技術提供了在設計中增加水印的低成本便利方法。標記目標設計提供了驗證盜版或侵權行為的簡單途徑，無需求助于冗長的工程評估。只需數分鐘就能檢測出贗品，這使得DesignTag成為一種值得推廣的解決方案。

 

 

Paul Dillien

 

High Tech公司