1 頻率計數器整體方案設計

　　所謂頻率就是信號在單位時間內所產生的脈沖個數，其數學表達式為f=N／T，其中f為被測信號的頻率；N為T時間內所累計的脈沖個數；T為計數時間。計數器單位時間內的計數結果，即為被測信號的頻率。本系統就是按照頻率的這一定義來實現其測量的，其系統原理框圖如圖1所示。

　　本系統由輸入電路、邏輯控制電路、計數顯示電路、時基產生電路4大部分構成，其工作原理為：被測頻率信號經過放大、整形之后，將其變換為頻率與之相等的計數脈沖信號，作為閘門的一路輸入信號，而時基產生電路產生方波信號，送給邏輯控制電路，產生控制閘門開啟和關閉的門控信號，作為閘門的另一路輸入信號。門控信號為高電平時，閘門開啟，計數脈沖信號通過閘門進入十進制計數器進行計數；門控信號為低電平時，閘門關閉，十進制計數器停止計數，計數的結果通過譯碼顯示電路顯示出來。本系統可實現10～9 999 Hz信號的頻率測量，還可通過調節555定時電路的輸出頻率改變測量精度。

　　2 頻率計數器硬件電路設計

　　2．1 輸入電路設計

　　實際測量中的輸入信號種類繁多，可能是正弦波、三角波、方波或其他形式的波形，不能夠滿足后級的閘門或計數電路要求，所以在測量的時候需要將被測信號經過一個整形電路，將其變化成滿足計數電路要求的脈沖信號。并且在整形之前由于不清楚被測信號的強弱的情況，所以還要考慮信號的放大衰減處理。當輸入信號電壓幅度較大時，通過輸入衰減電路將電壓幅度降低。當輸入信號電壓幅度較小時，則調節輸入放大的增益，使被測信號得以放大。如圖2所示為放大整形電路。為保證測量精度，在整形電路的輸入端加一前置放大器，對幅值

　　較低的被測信號經放大后再送入整形電路整形。模塊電路由單級共射放大電路、74LS00與非門和基本RS觸發器所構成，其中3DG100為放大器，可對周期信號進行放大后再傳入整形器中對信號進行整形。輸入電路通過基于multisim仿真軟件的電路仿真，可實現正弦波、三角波到脈沖信號的轉換，如圖3所示。

　　2．2 時基產生電路設計

　　為了獲得較為穩定的時間基準信號，以便準確地控制閘門的開啟與關閉時間，本設計采取用555定時器組成的多諧振蕩器作為時基產生電路，要求其產生頻率為1 kHz的脈沖。振蕩器的頻率計算公式為：，因此，可確定各個參數，并通過電路仿真得到了比較穩定的脈沖信號，這里取R1=47 kΩ，R2=39 kΩ，C=10μF。為了提高測頻精度以及顯示穩定，這里加入了一個電位器，可改變振蕩器的輸出頻率，以改變閘門時間。

　　2．3 邏輯控制電路設計

　　邏輯控制電路是本設計最為關鍵和難搞的模塊，主要是控制閘門的開啟和關閉，同時也控制整機系統的邏輯關系，包括產生74LS90的清零信號，74LS373的鎖存信號以及譯碼顯示電路的控制信號。這里采用兩個單穩態觸發器74LS123組成邏輯控制電路，當1，觸發脈沖從A端輸入，其輸出信號控制整機系統正常工作。當控制電路輸出為高電平時，閘門開啟，被測信號通過閘門進入計數電路，于是計數器譯碼器同時工作，從而記下所測信號頻率值。當控制電路輸出為低電平時，閘門關閉，計數器停止工作，數碼管繼續顯示所測頻率值。直到下一次測量，當手動復位開關S按下時，計數器清零，數碼管顯示消失，頻率計數器完成一次測量。這里閘門采用74LS00與非門。時基產生電路原理圖和仿真波形圖如圖4、圖5所示。

　　2．4 計數與顯示電路設計

　　本模塊電路如圖6所示，由計數器、鎖存器、譯碼器和LED顯示4部分組成。其中74LS90是常用的二-五-十進制異步計數器。本設計要求采用8421碼的十進制計數，所以，當R01R02=0，S01S02=0，計數脈沖從CP1輸入，CP2接QA，實現十進制計數功能。而R01R02連接控制電路的輸出，在控制信號為高電平時，閘門開啟，計數器工作。74LS273是帶有清除端的8D觸發器，只有在清除端CLR為高電平時，才具有鎖存功能，鎖存控制端為11腳CLK，采用上升沿鎖存。這里如果不加74LS273鎖存器，那么器的輸出結果一直往數碼管里送。由于在計數一直在工作，所以數碼管上面一直顯示數字，并且數字快速閃動，無法觀測數據，計數停止，數碼管也停止顯示。為解決這個問題，可通過鎖存信號，實現計數時數碼管不顯示，計數停止后，數碼管再顯示計數器的計數結果的功能。

　　3 結語

　　本頻率計數器經過測試與應用，確保能正確傳輸信號及實現頻率的測量。在電路改進方面可在時基電路的555定時器的管腳2與7之間加了2個反方向的二極管，并設置參數相等的電阻R1、R2，這樣可得到占空比為50％的脈沖波形；還可將芯片CC4511和共陰極LED顯示器換為芯片74LS48和共陽極LED顯示器實現共陽極顯示，以及為提高測量精度，增加由74LS90構成的分頻電路。