??? 摘? 要: 24位Σ-Δ A/D變換器CS5396/97的特性及其在超高精度數據采集系統中的應用。在給出的由DSP(TMS320C32)、FPGA(XC3064)、FIFO存儲器等構成的實際應用系統中,數據采集的動態范圍可達100dB(當正弦信號的峰-峰值為3V時)。?
??? 關鍵詞: Σ-ΔA/D變換器? FPGA? DSP?
?
??? 在測量、工業控制系統中,A/D變換器的數據采集精度對系統的性能有著至關重要的影響。傳統的A/D器件,大都采用逐次逼近方式,而CS5396/97[1]采用了Σ-Δ技術,可實現24位的高分辨率。Σ-Δ技術的本質是采用負反饋方式逐步減小輸入模擬信號與DAC反饋信號的差值,Σ-Δ A/D器件比傳統的逐次逼近方式的A/D器件性能好。CS5396/97構成的數據采集系統具有高分辨率、寬動態范圍、高信噪比等特點,特別適合于高精度數據采集的場合。?
1 CS5396/97的主要性能?
??? CS5396/97是一個完整的數字視頻模/數轉換系統,它能完成采樣、模/數轉換、數字濾波等,對左/右兩個模擬信號輸入通道進行約100kHz的采樣,并以24位串行數據(校正和濾波后,動態范圍為120dB)輸出轉換結果。CS5396/97具有一個七階三態Σ-Δ調制器(可選擇64倍或128倍的過采樣率),A/D變換器的輸入采用差動結構以便消除共模噪聲干擾。CS5396/97的主要性能特點是:?
??? (1)高精度24位輸出;?
??? (2)120dB動態范圍;?
??? (3)低噪聲、噪聲分離度>105dB THD+N;?
??? (4)CMOS工藝器件;?
??? (5)可變頻率的采樣時鐘;?
??? (6)差動的模擬信號輸入;?
??? (7)具有線性相位數字濾波器;?
??? (8)具有10節點的可編程序噪聲抑制濾波器;?
??? (9)單一+5V DC供電。?
??? CS5396可工作于兩種工作方式:獨立工作方式和受控工作方式。至于選擇哪一種工作方式,取決于系統加電時CS5396的“SDATA1”引腳的狀態(1:對應于“受控方式”;0:對應于“獨立工作方式”)。在獨立工作方式下,CS5396的時鐘主/從方式選擇、省電模式控制、標定過程控制等均由CS5396的外部引腳狀態確定。在受控工作方式,CS5396的時鐘主/從方式選擇、省電模式控制、SDATA1/SDATA2數據輸出選擇、同步方式、過采樣率(64倍或128倍)、高通濾波器的使能/禁止、A/D輸出數據的位數(24位、16位、18位或20位)及數據對齊方式(左對齊格式/I2S數據格式)等均由A/D內部的控制寄存器中的控制字確定。受控工作方式可實現DSP(或其它微控制器)對A/D變換器的全面控制;而獨立工作方式僅能部分地選擇A/D變換器的工作參量。所以在一般情況下,應選擇受控工作方式。本文將對受控工作方式進行較詳細的討論。CS5396器件的引腳及意義描述如圖1所示。?
?
?
2 基于CS5396/97的DSP高精度數據采集系統?
??? 圖2是由DSP(TMS320C32)、程序/數據存儲器、24位FIFO存儲器、現場可編程序器件FPGA(完成A/D變換的串行數據到并行數據的轉換及各存儲器的地址譯碼/讀寫控制等邏輯控制功能)和CS5396/97等構成的高精度數據采集系統。?
?
?
2.1 A/D數據緩沖器FIFO及FPGA電路?
??? A/D數據緩沖器FIFO的長度為4K,位數為25位,對應于TMS320C32的數據總線的低25位,即D[24:0]。其中低24位(D[23:0])為A/D數據,最高1位(D[24])為通道號。A/D輸入有2個通道,數據安排為:先左(第1通道)后右(第2通道),數據編碼為二進制補碼。?
??? 因為CS5396的24位A/D轉換結果是以串行數據(以時鐘SCLK為基準)輸出的,為了存儲A/D轉換結果,必須將這24位串行數據轉換為并行數據,然后再存儲到24位FIFO RAM中。串-并轉換電路是由FPGA器件XC3064[2]來完成的。?
2.2 A/D控制口?
??? 系統有兩個模擬輸入通道,用1片CS5396-KS實現,工作在受控方式。TMS320C32(A/D控制)通過A/D控制口,可設置它們的工作模式(過采樣率、主/從模式、數據格式選擇、高通濾波禁止等)。?
??? 系統要求:過采樣率為64倍;工作在主模式;數據格式為I2S;禁止高通濾波。?
2.2.1 控制寄存器?
??? CS5396/97器件內部含有若干個控制寄存器,DSP可對其進行讀/寫,用于設置CS5396的工作方式。?
??? (1)模擬控制寄存器(地址00000001)?
?
??? 
?
??? FSTART:置1開始同步工作,自動清零;?
??? GNDCAL:置1使模擬輸入接Vcom,用于自校正;?
??? AAPD:置1使模擬部分進入省電模式;?
??? ADPD:置1使數字部分進入省電模式;?
??? 1BIT:測試位,必須保持為0。?
??? (2)模式寄存器(地址00000010)?
?
??? 
?
??? 128x/64x:過采樣率選擇0為64倍過采樣率;1為128倍過采樣率。?
??? CAL:置1,初始化自校正,自動清零。?
??? SIGN:置1使模擬輸入反向。?
??? LR/LL:? 輸出模式選擇0為輸出先左后右;1為SDATA1輸出左通道,SDATA2輸出右通道。?
??? HPEN:高通濾波器0為允許高通濾波器;1為禁止高通濾波器。?
??? S/M:主/從模式選擇0為主模式;1為從模式。?
??? DFS:數據格式選擇?
??? 0為左對齊格式;1為I2S格式。?
??? MUTE:置1,輸出全為0。?
2.2.2? A/D控制口操作流程?
??? (1)上電后DSP設置控制字,使A/D工作。?
??? (2)檢查A/D控制寄存器滿標志,滿則等待,不滿則進行下一步。?
??? (3)對A/D控制口作寫操作,16位數據。高8位為寄存器地址,低8位為相應的數據。?
2.2.3? A/D自校正流程?
??? (1)置FSTART位。?
??? (2)置GNDCAL位。?
??? (3)置CAL位。?
??? (4)等160ms。?
??? (5)清GNDCAL位。?
2.2.4 TMS320C32對A/D的操作流程?
??? (1)設置控制字。?
??? (2)設置A/D工作模式。?
??? (3)置FSTART位。?
??? (4)延遲10s,使Vref達到穩定。?
??? (5)對A/D進行自校正。?
??? (6)等A/D采樣數據。?
2.2.5 控制字?
??? (1)模式控制字:?
??????? 020AH,高通濾波器無效、主模式、I2S格式;?
??? ??? 020EH,高通濾波器無效、從模式、I2S格式。?
??? (2)多片A/D同步控制字:0180H。?? ?
??? (3)置GNDCAL控制字:0140H。? ?
??? (4)自校正控制字:024AH,主模式;024EH,從模式。?
3 采樣結果分析?
??? 當用標準的信號源設定模擬輸入信號頻率為1kHz、幅度為3V時,A/D變換器的采樣結果與功率譜估計結果(采樣數據通過DSP系統中的USB總線接口傳送至PC機后的處理結果)如圖3和圖4所示。這里將CS5396設置成主動工作方式(模式控制字為020AH)、24位輸出、主時鐘MCLK=MCLKA=MCLKD=12.288MHz、64倍的過采樣率(采樣頻率Fs=MCLK/64=48kHz,串行時鐘SCLK=MCLK/4=3.072MHz),采樣點數N=1024。在上述條件下,A/D變換器采樣數據在頻率域(功率譜密度)的動態范圍并且信噪比在95dB以上,達到了非常高的采樣精度。由此可見,基于CS5396/97的數據采集系統可用于需要較高采樣精度、且信號帶寬在20kHz以內的場合。這種系統具有較高的使用價值和推廣價值。?
?
?
?
參考文獻?
1 A 120dB Dynamic Range,96kHz,Stereo 24-bit Analog-to-Digital Converter by Kafai Leung. Presented at the 102nd?AES Convention,Munich,March 1997?
2 楊 暉,張風言. 大規模可編程序邏輯器件與數字系統設計.北京:北京航空航天大學出版社,1997