中心議題：
解決方案：
- TEM小室法
- 表面掃描法
- 工作臺法拉第籠法
- 磁場探頭法
集成電路產業是我國高新技術產業的一個重要部分，它帶動了其它產業的蓬勃發展，集成電路已成為各個行業中電子、機電設備智能化的核心，起著十分重要的作用。
近年來越來越多的電路設計人員和應用人員開展集成電路的EMC設計和測試方法" title="測試方法">測試方法的研究，EMC性已成為衡量集成電路性能的又一重要技術指標。隨著集成電路集成度的提高，越來越多的元件集成到芯片上，電路的功能和密度增加了，傳輸脈沖電流的速度提高了，工作電壓降低了，集成電路本身的電磁騷擾與抗干擾問題已成為集成電路的設計、制造業關注的課題。集成電路EMC的研究不僅涉及集成電路自身的電磁騷擾與抗擾度測試和設計方法研究，而且有必要與集成電路的應用相結合，將強制性標準對設備和系統的EMC要求，結合到集成電路的設計中，使電路更易于設計出符合標準的最終產品。電磁騷擾小的集成電路更有利于產品的EMC設計，可以減少系統設計的負擔，節約濾波、屏蔽等措施的費用，因此開展集成電路的EMC設計和檢測研究能為電路的應用提供設計指南，節約最終產品的成本。
集成電路的廣泛應用，反過來對其又提出了更高的要求，人們需要性能更好、可靠性高、成本更低的集成電路。從20世紀60年代以來正如摩爾定律預計的那樣每隔18到24個月芯片上的元件數翻了一番，出現了在芯片的價格持續降低的同時，性能和可靠性不斷提高的行業特點。集成的元件數的提高可以通過減小芯片上的關鍵尺寸（CD）或最小化特征尺寸來實現，這樣在集成度提高的同時芯片的速度也提高了。由于集成電路通過高速的脈沖數字信號來進行工作，工作頻率越高產生的電磁騷擾頻譜越寬，越容易引起對外輻射的EMC方面的問題。
研究對象
在集成電路電磁騷擾研究檢測領域，通常將直接從芯片上的電路和集成電路封裝產生的電磁發射稱為輻射騷擾；將由集成電路引腳注入到印制電路板的布線或電纜上的脈沖電流引起的電磁發射稱為傳導騷擾1。一般芯片上的電路和集成
電路封裝產生的直接輻射騷擾比由射頻電流通過外圍電路產生的電磁輻射小得多。從電磁發射的角度來看，電路板上布線與連接電纜構成了電磁發射的天線。
由集成電路內部產生的射頻電流，通過引腳和與之相連的PCB板上的連線向外發射，引腳和連線形成了等效的發射天線，產生了無意發射。向外發射功率的大小可由式（1）來計算：
其中Rr為無意發射天線的等效發射阻抗，IRF為IC工作時產生的射頻電流。由此可以看出評價集成電路傳導騷擾可通過測量集成電路引腳的射頻電流來進行。在數字集成電路中，該射頻電流是由電路芯片和驅動電路產生的脈沖射頻電流。如圖（一）是集成電路的電流分布示意圖，ZL為連接輸出端口外圍電路的等效阻抗，IP為輸出電平由低電平到高電平時的輸出電流，ISS為輸出電平由高電平到低電平時的輸出電流，ICC為輸出級電路的供電電源的電流。當電路工作
時，瞬時脈沖電流一部分從旁路電容CB得到，另一部分來自供電電源IPS。經過旁路電容的電流大小與旁路電容相對于集成電路的放置位置、布線情況、電容的特性有關，即與連接旁路電容的串聯阻抗、諧振頻率等電容本身的特性有關。通常旁路電容為高頻信號提供一個低阻抗回路，這樣電流的高頻部分由電容來提供，其余由電源提供形成輸出電流。
圖（一）數字集成電路的芯片與I/O電路電流分布
可以看出，外圍電路的變化會對電流的分布情況產生影響，因而測試應在專門設計的電路板上進行。在確定的電路板上，集成電路的電磁發射的水平，可通過測出的電源端和輸出端口電流來描述。
集成電路電磁騷擾標準發展狀況
目前國際電工委員會制定的有關集成電路電磁發射的標準如下所示：
序號標準名稱
1IEC61967-1集成電路-電磁發射，150kHzto1GHz-通用條件與定義
2IEC61967-2集成電路-電磁發射，150kHzto1GHz-TEM小室法
3IECTS61967-3集成電路-電磁發射，150kHzto1GHz-表面掃描法
4IEC61967-4集成電路-電磁發射，150kHzto1GHz-1Ω/150Ω直接耦合法
5IEC61967-5集成電路-電磁發射，150kHzto1GHz-工作臺法拉第籠法
6IEC61967-6集成電路-電磁發射，150kHzto1GHz-磁場探頭法
下面簡要介紹幾種電磁發射的測試方法。
1、TEM小室法
TEM小室法是在電磁兼測試中應用較為廣泛的TEM小室的基礎上建立起來的一種電磁騷擾測量方法。TEM小室中間的矩形部分開了一個與被測線路板相適應的矩形窗口，用于放置裝有被測集成電路的專用評估線路板，該PCB板的內側為被測的集成電路，外側為集成電路的外圍電路及輔助設備的連接端子。
如果TEM小室工作頻率低于截止頻率，只有TEM模被激發，傳遞到兩同軸負載的功率與被測PCB板上試品的電流平方成正比，這樣通過測試同軸輸出端的頻譜就能評估線路板上集成電路的電磁發射性能。該方法的缺點是必須制作專用的測試板用于測試，在電路電磁發射源多的情形下測試板對測試結果的影響比較大。
2、表面掃描法
表面掃描法通過測量集成電路表面電場和磁場的方法來描述集成電路的電磁發射特性。該方法的測量頻率范圍可達10MHz—3GHz，測量采用電場探頭或磁場探頭按一定順序掃過集成電路表面，由接收機將相應的測量結果依次傳送給計算機處理。測試結果的準確性與電場或磁場探頭的特性和探頭定位裝置的精度有關。該方法可用于探測集成電路芯片上不同部位的電磁發射分布情況，適用于對集成電路的不同設計方案的電磁發射特性的比較。
3、1Ω/150Ω直接耦合法
直接耦合法分為射頻電流測試和引腳的射頻電壓測試兩種測試方法。射頻電流測試法是在需進行測試的電路中接入一串聯電阻為1Ω的電流探頭，用頻譜儀或接收機測量射頻電流流經該電阻時產生的射頻電壓，所測得的電壓應為所有流回到集成電路的射頻電流在電流探頭上產生電壓的總和。射頻電壓測試法用于測試集成電路的單個引腳或一組引腳上的射頻電壓，該方法主要用于測試那些準備連接較長引線輸出高頻信號的引腳，因為較長的引線更易成為發射電磁波的天線.集成電路的引腳通過標準規定的匹配網絡接到測試接收機。由于電流探頭和電壓探頭及網絡需設計在線路板上才能進行測試，所以該方法需要設計專用的標準測試板來進行。該方法的具有重復性高的優點，可用于比較不同集成電路的電磁發射特性。
4、工作臺法拉第籠法
工作臺法拉第籠法的測試在一個長0.5m寬0.35m高0.15m的金屬屏蔽盒中進行，如圖（四）所示。被測試線路板與底部參考地的距離為0.03m，與周圍金屬面的距離至少為0.06m，測試端口的共模阻抗為150Ω，其它功能連線應經過相應的濾波器并接磁環使其共模阻抗遠大于150Ω（頻率150kHz時LCM≥280uH）。
其測試布置如圖（六）所示。
圖（四）工作臺法拉第籠法圖（五）磁場探頭法
工作臺法拉第籠法用于評估可在小尺寸的線路板上模擬其獨立功能的集成電路。集成電路的電磁發射可在預定的工作條件下進行測量，另外該方法可以直接測量實際應用電路板相同或與實際應用相近的電路板，這就為預測集成電路在實際應用場合的電磁發射情況提供了評估方法，也為在對EMC有強制性要求的集成電路功能模塊的電磁發射性能分級提供了測試方法。該方法來源于IEC61000-4-6，當線路板的電尺寸較小，也就是尺寸
，如在1GHz頻率線路板尺寸小于0.15m時，連接線路板的電纜成為集成電路的發射天線，電磁發射主要由這些天線產生，相對這些天線，由集成電路本身產生的發射小得多，通?？梢院雎浴脑摲椒ǖ脑砜梢钥闯觯瑴y試結果中還體現了如下因數的影響：電路板的布線結構；集成電路的去耦措施；電容、電感等分立元件的高頻性能以及集成電路內部不同功能模塊工作時的影響。所以用專門制作的標準測試板測試可以比較集成電路EMC性能，而用實際電路板還可以評估實際應用場合所設計的線路板的EMC性能。在共模測試端測得的電壓與測試距離為10米時的騷擾場強的關系大致為：
實際場強數值與線路板及引線的結構和長度有很大的關系。
5、磁場探頭法
該方法用于測量由集成電路輸出到線路板引線上的射頻電流引起的電磁輻射，與該激勵電流有關的引線、電源層和地層以及與線路板相連的電纜起到了發射天線的作用，產生的場強的大小與該電流成正比。線路板的設計，虛擬天線的發射效率，射頻電流的耦合因子等因數也會影響最終場強的大小，而集成電路的射頻電流是產生電磁輻射的根源。所以測量集成電路產生的射頻電流可作為評價集成電路、PCB板及系統EMC特性的一個方法。采用一個微型磁場探頭在被測線路（如電源線或I/O線）上的特定位置測量其磁場就可經計算得出被測引線上的電流大小。在該磁場探頭放置精確的情況下用這種方法所得的測試結果的可重復性比較高。
我所根據工作臺法拉第籠法和磁場探頭法建立了兩個方法的測試系統，測試儀器采用Agilent公司的頻譜分析儀E4440A和26dB的預放大器。E4440A的頻率范圍為10Hz—26.5GHz，它的分辨率帶寬可從1Hz-8MHz的范圍內選擇，并具有附合CISPR標準的電磁干擾測試分辨率帶寬和峰值、準峰值和平均值檢測模式，它還具有MIL-STD-461E標準要求的帶寬和檢波方式，適合用于電磁騷擾的測試與評估。測量小信號的靈敏度很高，在1Hz時底噪聲可達到-160dBm，配上預放大器，即使磁場探頭的插入損耗大，也足以檢測到較小的干擾信號。為提高測量準確度，系統配備了射頻電壓校準功能，使儀器的測量誤差小于1dB。
工作臺法拉第籠法和磁場探頭法的特點是不僅能測試專用測試電路的電磁兼容性，還可以在實際的應用板上進行測試，可作為不同設計應用方案的性能評估，評價實際應用線路板的電路EMC性能，這樣集成電路生產企業與應用集成電路設計產品的工程師都能利用該方法進行檢測。由于其體積小，使用方便，可方便EMC設計人員查找產品電路設計、結構布局方面存在的問題，在電路設計改進階段和產品的整改階段提供幫助。