在小規模圖形液晶顯示模塊上使用液晶顯示驅動控制器組成液晶顯示驅動和控制系統，是當今低成本，低功耗，高集成化設計的最好選擇，SED1520是當前最常用的一種液晶顯示驅動控制器，這類圖形液晶顯示模塊的規模為32行，本文用到的液晶模塊CM12232即是內置SED1520的液晶顯示模塊，該模塊的驅動控制系統由兩片SED1520組成。
FPGA即現場可編程門陣列器件，這是一種超大規模集成電路，具有在電路可重配置的能力（in circuit reconfigurable，ICR）。設計者設計的邏輯可在編譯、適配后變成網絡表下載到FPGA芯片上之后，FPGA即可執行設計的邏輯功能。因此，FPGA在芯片控制、接口邏輯設計等各個方面的應用越來越廣泛。
系統硬件設計
本方案采用的FPGA為Altera公司的ACEX1K30芯片，它可提供系統的時鐘及讀寫控制，ACEX系列的FPGA由邏輯陣列塊LAB（Logic array block）、嵌入式陣列塊EAB（embedded array block）、快速互聯以及IO單元構成，每個邏輯陣列塊包含8個邏輯單元LE（logic element）和一個局部互聯[1]。每個邏輯單元則由一個4輸入查找表（LUT）、一個可編程觸發器、快速進位鏈、級連鏈組成，多個LAB和多個EAB則可通過快速通道互相連接。EAB是ACEX系列器件在結構設計上的一個重要部件，他是輸入端口和輸出端口都帶有觸發器的一種靈活的RAM塊，其主要功能是實現一些規模不太大的FIFO、ROM、RAM和雙端口RAM等。在本液晶顯示接口電路中，EAB主要用宏功能模塊實現片上ROM。它通過調用FPGA上的EAB資源來實現漢字的顯示和字符的存儲，并根據控制信號產生的地址值從ROM中讀取字符值，然后送LCD顯示器進行顯示。
由于所用的圖形點陣液晶塊內置有SED1520控制器，所以，其電路特性實際上就是SED1520的電路特性。SED1520的主要特性如下[2]：
具有液晶顯示行驅動器，具有16路行驅動輸出，并可級聯實現32行驅動。
具有液晶顯示列驅動器，共有61路列驅動輸出。
內置時序發生器，其占空比可設置為1/16和1/32兩種。
內藏顯示存儲器，顯示存儲器內的數據可直接顯示，"1"為顯示，"0"為不顯示。
接口總線時序可適配8080系列或M6800系列，并可直接與計算機接口。
操作簡單，有13條控制指令。
采用CMOS工藝，可在電壓低至2.4-7.0V時正常工作，功耗僅30μW。
本設計所用的字符液晶模塊CM12232由兩塊SED1520級連驅動，其中一個工作在主工作方式下，另一個工作在從方式下，主工作方式SED1520負責上半屏16行的驅動和左半屏的61列驅動，從工作方式的SED1520則負責下半屏16行的驅動和右半屏的61列驅動，使能信號E1、E2用來區分具體控制的是那一片SED1520，其系統的硬件連接圖如圖1所示。
由圖1可見，該系統的硬件部分連接十分簡單，其中FPGA部分沒畫出，而液晶與FPGA的接口則可直接以網表的形式給出，將它們直接與FPGA的普通I/O引腳相連即可。
系統的軟件接口實現
具體實現的重點是如何從存放有字符的ROM塊中讀出數據，并按照液晶的時序正確的寫入，在介紹具體實現方法前，首先要熟悉SED1520的指令。
SED1520的控制指令表
|
begin if clk2＇event and clk2=｀1＇then case conv_integer （data）is when 0|2|4|6|8|10|12|13|138|139|264|265|390|391=>A01<=｀0＇；cs11<=｀0＇；cs21<=｀1＇；
when 1|3|5|7|9|11|75|76|201|202|327|328|453|454=>A01<=｀0＇；cs11<=｀1＇；cs21<=｀0＇； end if； end process3； a0<=a01； cs1<=cs11 or csflag； cs2<=cs21 or csflag； ad<=data； end Behavioral；
其中的關鍵程序為Process3；在該過程中，A01負責該數據寫到液晶數據線上顯示還是寫到液晶的控制寄存器進行控制，A01為0時為寫命令，A01為1時為寫數據。 本方案以FPGA為控制核心實現了對字符點陣液晶的控制，該方案硬件電路簡單，軟件程序簡潔，對液晶的控制簡單而且穩定，且可靈活改動，若要改變液晶顯示的漢字，只需改變ROM表中的字模即可，實踐證明，該設計是對液晶應用的一種行之有效的方法。 |